目標識別雷達頻域脈沖壓縮技術FPGA設計研究.pdf

1、脈沖壓縮雷達是對發(fā)射信號的回波進行相關處理，具有較強的抗干擾能力，有效地解決了雷達作用距離和距離分辨力之間的矛盾，是實現雷達高分辨力的主要方法。
　　選用DSP器件通過軟件編程的方式實現脈沖壓縮算法不僅速度慢，而且延時大效率也不高。采用硬件實現脈沖壓縮能減少脈沖壓縮系統的功耗并提高提高其處理能力。本文基于FPGA器件，采用VHDL和Verilog HDL硬件描述語言，以頻域的方式實現線性調頻信號的數字脈沖壓縮處理，包括系統架構設計

2、、方案改進、論證及仿真、算法實現以及測試。
　　本文首先概述了雷達數字脈沖壓縮系統的主要研究內容、關鍵技術及其發(fā)展趨勢，介紹了數字脈沖壓縮系統設計與實現的要求，以及線性調頻脈沖信號和相位編碼信號的基本原理及其數字脈沖壓縮技術的實現方法，并將兩者實現脈沖壓縮的性能進行比較，選用線性調頻信號實現脈沖壓縮，以及通過旁瓣抑制的方法提高了雷達目標識別的能力，并基于MATLAB進行仿真驗證；隨后根據數字系統結構化設計的思想對脈沖壓縮系統進行功

3、能模塊的劃分，采用標準浮點格式的數據作為系統的輸入，通過調用FFT IP CORE實現脈沖壓縮，并按模塊對脈沖壓縮設計的各部分的原理及實現方法進行詳細的介紹，對主要模塊進行仿真；再者是總結數字脈沖壓縮的實現途徑，對脈沖壓縮系統進行改進，采用分時復用蝶型結構的設計思想改進數字脈沖壓縮，采用時域抽取的FFT算法實現脈沖壓縮處理，采用自定義浮點格式、流水線結構、乒乓存儲以及改進的基2蝶型運算單元，每一級運算處理單元也采用流水結構，混序結構采用