組合邏輯電路和時序邏輯電路

1、1,電工電子技術與技能（非電類少學時）,程周主編,中等職業(yè)教育課程改革國家規(guī)劃新教材配套多媒體資源,2,15.5 譯碼器和顯示器,,,,,15 組合邏輯電路和時序邏輯電路,15.1 觸發(fā)器,15.2 計數器,1,2,3,15.3 寄存器,4,5,15.4 編碼器,3,觸發(fā)器：是具有記憶功能并可以存儲數字信息的最常用的一種基本單元電路。,15.1　觸發(fā)器,特點：,1.有兩個穩(wěn)定的工作狀態(tài)，用0和1表示。,2.在適當信號作用下，兩種狀態(tài)可

2、以轉換。,3.輸入信號消失后，能將獲得的新狀態(tài)保持下來。,4,1．基本 RS 觸發(fā)器,(1)電路組成　　將兩個集成與非門的輸出端和輸入端交叉相接,,基本 RS 觸發(fā)器電路。,(2)符號,上加“－”表示低電平,低電平有效在符號圖中靠近方框處用小圓圈表示，,輸入有效(負脈沖輸入)。,輸入端，正常時二者總保持相反狀態(tài)。,15.1.1　RS觸發(fā)器,5,定義 Q 端的狀態(tài)為觸發(fā)器的狀態(tài)。,稱觸發(fā)器為 1 狀態(tài)；稱觸發(fā)器為 0 狀態(tài)；,(3)邏

3、輯功能,觸發(fā)器狀態(tài)為 1；,且不管觸發(fā)器原來狀態(tài)是 0 還是 1 態(tài)，輸出狀態(tài)均為 1 態(tài)，稱置 1 或置位功能，,置 1 端或置位端。,端稱為,15.1.1　RS觸發(fā)器,6,,觸發(fā)器狀態(tài)為 0；,觸發(fā)器保持原狀態(tài)不變；,15.1.1　RS觸發(fā)器,7,(4)邏輯狀態(tài)表,(5)基本 RS 觸發(fā)器工作波形,負脈沖觸發(fā),15.1.1　RS觸發(fā)器,8,2．同步 RS 觸發(fā)器,觸發(fā)器的翻轉時刻受時鐘脈沖 CP 控制，翻轉到什么狀態(tài)，仍由輸入 R

4、、S 決定。,(1)電路組成,一個基本 RS 觸發(fā)器；,一個控制門(G3、G4),同步是指觸發(fā)器狀態(tài)的改變與時鐘脈沖 CP 同步進行。,。,15.1.1　RS觸發(fā)器,9,CP 端及輸入端 R、S 無小圓圈——正脈沖觸發(fā)有效。,(2)邏輯符號,CP = 1 時，觸發(fā)器狀態(tài)由 R、S 決定(見邏輯狀態(tài)表)。,(3)工作原理,CP = 0 時，G3、G4 輸出為 1，觸發(fā)器維持原態(tài)；,15.1.1　RS觸發(fā)器,10,(4)邏輯狀態(tài)表,(5)工

5、作波形,存在問題：在 CP = 1 期間，如果輸入信號發(fā)生多次變化，觸發(fā)器的輸出就可能發(fā)生多次翻轉——空翻。,15.1.1　RS觸發(fā)器,11,(1)電路組成,由兩個同步 RS 觸發(fā)器構成，前一級稱主觸發(fā)器，后一級稱從觸發(fā)器，輸入端使用 J、K 表示，故稱 JK 觸發(fā)器。從觸發(fā)器的狀態(tài)為觸發(fā)器輸出狀態(tài)。,(2)邏輯符號,*15.1.2　主從 JK 觸發(fā)器,12,當 CP = 1 時，主觸發(fā)器的狀態(tài)由輸入信號 J、K 和觸發(fā)器的原狀態(tài)決定。

6、,(3) 工作原理,當 CP 由 1 變?yōu)?0 時，主觸發(fā)器被封鎖，狀態(tài)不變。,*15.1.2　主從 JK 觸發(fā)器,13,(4) 結論,主從 JK 觸發(fā)器在 CP = 1時，接收輸入信號；在 CP 下降沿輸出相應的狀態(tài)。,符號中 CP 端的小圓圈表示同步脈沖的下降沿觸發(fā)。,下降沿觸發(fā),,,,,,,,*15.1.2　主從 JK 觸發(fā)器,14,(5)邏輯狀態(tài)表,(6) 工作波形,當 J = K = 1 時，觸發(fā)器工作在計數狀態(tài)。,*15.1

7、.2　主從 JK 觸發(fā)器,15,符號：,CP 處不加小圓圈，表明觸發(fā)器是由 CP 脈沖的上升沿觸發(fā)。　　CP 脈沖上升沿到來后觸發(fā)器的狀態(tài)，等于上升沿到來之前輸入端 D 的狀態(tài)。,邏輯狀態(tài)表：,工作波形：,*15.1.3　D 觸發(fā)器,16,符號：,由 CP 脈沖的下降沿觸發(fā)。T 等于 0 時，觸發(fā)器保持原狀態(tài)不變；　 T 等于 1 時，觸發(fā)器翻轉。,邏輯狀態(tài)表：,工作波形：,是一種只具有保持和翻轉邏輯功能的觸發(fā)器。,,15.

8、1.4　T 觸發(fā)器,,17,計數器：對輸入脈沖的個數進行計數的電路。由具有記憶功能的觸發(fā)器組成?！　∫粋€觸發(fā)器可以計 1 位二進制數，n 個觸發(fā)器可計 n 位二進制數?！　⊥接嫈灯鳎河嫈得}沖同時加到計數器中各個觸發(fā)器的時鐘脈沖端?！　‘惒接嫈灯鳎河嫈得}沖不是同時加到計數器中各個觸發(fā)器的時鐘脈沖端，各觸發(fā)器翻轉有先有后。,計數器按數的循環(huán)長度分二進制、十進制和任意進制計數器。,按計數過程增減分加法、減法和可逆計數器。,15.2

9、 計數器,18,工作原理：　　觸發(fā)器 J、K 端懸空，工作于計數狀態(tài)。,計數脈沖作為觸發(fā)器 FF1 的 CP 脈沖，每當 CP 脈沖下降沿到來時，觸發(fā)器狀態(tài)翻轉一次；,每當 Q1下降沿到來時，觸發(fā)器 FF2 翻轉一次；,每當 Q2下降沿到來時，觸發(fā)器 FF3 翻轉一次。,15.2.1　異步二進制加法計數器,19,可見：各觸發(fā)器的狀態(tài)，代表了輸入計數脈沖的個數。,該計數器隨著計數脈沖的輸入，計數狀態(tài)按二進制數遞增規(guī)律變化，稱為加法計數器

10、。,當輸入 8 個 CP 后，計數的恢復 000，則稱計數器模 M＝8。,由波形可見，Q1 端的波形為二分頻； Q2 端的波形為四分頻等； Q3 端的波形為八分頻。,所以計數器也可作為分頻器。,4 個觸發(fā)器組成二進制計數器，計數模 M ＝16；,n 個觸發(fā)器組成二進制計數器，計數模 M ＝2n；,15.2.1　異步二進制加法計數器,20,3 位二進制計數器狀態(tài)表,15.2.1　異步二進制加法計數器,21,十進制有十個狀態(tài)，需用四個觸發(fā)

11、器。采用 8421BCD 編碼方式，十進制加法計數器的狀態(tài)表如下：,十進制計數器狀態(tài)表,使用集成計數器可以方便地構成任意進制計數器。,15.2.2　十進制計數器,22,集成計數器種類繁多，功能完善，可擴展性、通用性較強。,T210 是集成異步二-五-十進制計數器。,外引線排列圖,邏輯符號,R0(1)、R0(2) 是復位端；S9(1)、 S9(2) 是置位端；Q3、Q2、Q1、Q0 是輸出端；CP0、CP1 是脈沖輸入端；UCC 接 +5

12、 V 電源；GND 接地。,1．T210 計數器邏輯符號,15.2.3　集成計數器,23,電路結構：,對應 Q0 的觸發(fā)器組成二進制計數器，CP0 為脈沖輸入端。,將 Q0 與 CP1 相連，以 CP0 為脈沖輸入端，可構成 8421BCD 碼的十進制計數器。,將Q3 與CP0 相連，以 CP1 為脈沖輸入端，可構成 5421BCD 碼的十進制計數器。,15.2.3　集成計數器,24,T 210 功能表,T210 具有清零、置數和記數

13、功能。,2．T210 計數器的功能表,15.2.3　集成計數器,25,T 210 功能表,T210 具有清零、置數和記數功能。,2．T210 計數器的功能表,15.2.3　集成計數器,26,T 210 功能表,T210 具有清零、置數和記數功能。,2．T210 計數器的功能表,15.2.3　集成計數器,27,3．用T210構成任意進制計數器,15.2.3　集成計數器,（1）構成十進制計數器。圖（a）是8421BCD碼的十進制計數器，圖

14、（b）是5421BCD碼的十進制計數器。,十進制計數器,28,3．用T210構成任意進制計數器,15.2.3　集成計數器,（1）構成六進制計數器。下圖中，將Q2、Q1反饋至復位端，當計數器計數至0110時，計數器立即復位，計數器的有效計數狀態(tài)是0000 ～ 0101六個狀態(tài)。,構成六進制計數器,,29,寄存：將二進制數碼指令或數據暫時存儲起來的操作?！　〖拇嫫鳎壕哂屑拇婀δ艿碾娐?，需用具有記憶功能的觸發(fā)器組成。,數碼寄存器：僅具有接收

15、、存儲和消除原來所存儲數碼功能的寄存器。　　移位寄存器：除數碼寄存器的功能外，還有移位的功能?！　∫粋€觸發(fā)器可以存儲一位二進制數碼，寄存n 位二進制數碼需 n 個觸發(fā)器。,15.3.1　寄存器的概念,15.3 寄存器,30,由四個D 觸發(fā)器組成的 4 位數碼寄存器。,D3D2D1D0 為數碼輸入端；CP 為時鐘信號控制端； Q3Q2Q1Q0 為數碼輸出端；Cr 為清零端。,原理 ：(1)清零：當 Cr = 1 時，Q3Q2Q1Q

16、0 = 0000；(2)存入數碼：當 Cr = 0，CP 脈沖上升沿到來時，加在輸入端的數碼被分別存入 FF3 ~ FF0 中；(3)保持：當 Cr = 0，CP = 0 時，各觸發(fā)器輸出狀態(tài)與輸入無關。,15.3.2　數碼寄存器,31,15.3.3　移位寄存器,功能：具有存儲數碼的功能和移位的功能。“移位”是指在移位脈沖的作用下，把寄存器存放的數碼依次左移或右移。分類：單向移位寄存器和雙向移位寄存器。,1.單向移位寄存器

17、 在移位脈沖作用下，所存數碼只能向某一方向移動的寄存器稱為單向寄存器，單向移位寄存器有左移和右移之分。,32,15.3.3　移位寄存器,（1）左移寄存器,最低位觸發(fā)器的輸入端D0為數碼輸入端，每個低位觸發(fā)器的輸出端Q與高一位觸發(fā)器的輸入端D相連，各個觸發(fā)器的CP端連在一起作為移位脈沖的控制端，受同一時鐘脈沖的控制。 若有數碼1011，按移位脈沖的工作節(jié)拍，從高位到低位逐位送到輸入端D0。當第一個CP脈沖的上升

18、沿到來時，第一位數碼1移入FF0，Q0=1，寄存器的狀態(tài)為Q3Q2Q1Q0=0001。第二個CP的上升沿到來后，第二位數碼0移入FF0，同時原FF0中的數碼1移入FF1中，Q1=1，寄存器的狀態(tài)為Q3Q2Q1Q0=0010。依次類推，經過四個CP脈沖后，數碼由高位到低位依次移入寄存器中。,33,15.3.3　移位寄存器,（1）左移寄存器,左移寄存器的狀態(tài)表如下表所示。,34,15.3.3　移位寄存器,（1）左移寄存器,左移寄存器的波形圖

19、如下圖所示。,35,15.3.3　移位寄存器,（2）右移寄存器,右移寄存器的邏輯圖如下圖所示。,右移寄存器與左移寄存器的區(qū)別是，各觸發(fā)器的連接方式是高位觸發(fā)器的輸出Q連至第一位觸發(fā)器的輸入端D，待存數碼從低位到高位逐位送到最高位觸發(fā)器的輸入端。,36,15.3.3　移位寄存器,（2）右移寄存器,設輸入數碼為1011，移位過程如下表所示。,右移寄存器狀態(tài)表,37,15.3.3　移位寄存器,2.雙向移位寄存器,具有雙向移位功能的寄存器稱為雙

20、向移位寄存器。集成4位雙向移位寄存器CT74LS194的引腳排列圖如下圖所示。,圖中的DSR和DSL分別是右移和左移的數據串行輸入端，Q0和Q3分別是左移和右移的數據串行輸出端，D0~D3是數據的并行輸入端，Q0～Q3是數據的并行輸出端。數據的輸入和輸出均有串行和并行兩種方式。M1、M0為工作方式控制端，M1、M0的4種取值（00、01、10、11）決定了寄存器的邏輯功能：保持、右移、左移和數據并行輸入、并行輸出方式。,,38,15.4

21、　編碼器,1.編碼的概念：在數字電路中，用二進制代碼表示某一具有特定含義的信號（如數、字符等）的過程稱為編碼。,2.編碼器：具有編碼功能的邏輯器件稱為編碼器 。,3.編碼器的原理框圖如下圖所示。它是將m個請求編碼的信息“編碼”成n位二進制代碼輸出。,39,15.4.1　二－十進制編碼器,在數字電路里使用的是二進制數，而日常生活中用到的是十進制數。要想把十進制數輸入到數字電路中去，必須使用二－十進制編碼器將十進制碼編為BCD碼。下圖所示為

22、一個采用與非門組成的二－十進制編碼器。,40,15.4.2　8線－3線優(yōu)先編碼器,優(yōu)先編碼器的功能是允許同時在幾個輸入端有輸入信號，編碼器按輸入信號預先排定的優(yōu)先順序，只對優(yōu)先權最高的一個輸入信號編碼。信號的優(yōu)先權級別的高低是人為設定的。,8線－3線優(yōu)先編碼器74LS148的引腳排列和邏輯符號如下圖所示。74LS148是8線輸入、3線輸出的二進制編碼器。其作用是將8個輸入信號分別編成3位二進制碼輸出。,41,15.4.2　8線－3線優(yōu)先

23、編碼器,42,15.4.2　8線－3線優(yōu)先編碼器,優(yōu)先編碼器74LS148的真值表如下表所示。,43,15.4.3　8421BCD碼優(yōu)先編碼器,8421BCD優(yōu)先編碼器74LS147的引腳排列和邏輯符號如下圖所示。,44,15.4.3　8421BCD碼優(yōu)先編碼器,真值表如下表所示。由表可見，有九個輸入變量，四個輸出變量，它們都是低電平有效，有信號時，輸入為0，輸出組成8421BCD反碼，對應于0~9十個十進制數碼。輸入信號的優(yōu)先次序為

24、 ~ 。例如，當 =0時，無論其他輸入端是0或是1，輸出端只對 編碼，輸出為0110（原碼為1001）。,,45,15.5　譯碼器和顯示器,譯碼和編碼的過程相反，它能將輸入的二進制代碼的含義“翻譯”成對應的輸出信號，用來推動顯示電路或控制其他部件工作，實現(xiàn)代碼所規(guī)定的操作。能實現(xiàn)譯碼功能的數字電路稱為譯碼器。譯碼器的原理框圖如下圖所示。,46,15.5.1　二進制譯碼器,1．二進制譯碼器74LS138是二進

25、制譯碼器芯片，其引腳排列和邏輯符號如下圖所示。,圖中A2、A1、A0為地址輸入端，輸入3位二進制碼， ～ 是譯碼輸出端，輸出8個高、低電平信號。S1、 、 是使能端，S1高電平有效， 、 是低電平有效。當S1、 、 =100時，譯碼器處于譯碼工作狀態(tài)。,47,15.5.1　二進制譯碼器,74LS138的真值表如下表所示。,48,15.5.1　二進制譯碼器,2.二－十進制譯碼器（BCD譯碼器

26、）,將二進制代碼譯成0～9十個十進制數信號的電路，稱為二－十進制譯碼器。二－十進制譯碼器中有4位二進制代碼，所以這種譯碼器有4個輸入端，10個輸出端，所以又稱為4線－10線譯碼器。8421BCD碼是最常用的十進制編碼。,二－十進制譯碼器74LS42是8421BCD譯碼器，下圖所示為其引腳排列和邏輯符號,49,15.5.1　二進制譯碼器,2.二－十進制譯碼器（BCD譯碼器）,下表所示為二－十進制譯碼器74LS42的真值表。,50,15.5

27、.1　二進制譯碼器,3.顯示譯碼器,在數字計算系統(tǒng)及數字式測量儀表中，需要把二進制代碼譯成十進制數碼或其他符號，再顯示出來。能完成這種邏輯功能的邏輯電路稱為顯示譯碼器。,51,常用的數碼顯示器有半導體數碼管和液晶顯示器。,1．半導體數碼管,15.5.2　數碼顯示器件,利用七個 LED 的不同發(fā)光組合，可顯示十進制數的十個數碼。,52,七段發(fā)光二極管的連接方式：,共陽極接法,共陰極接法,對共陰極接法，陽極接高電位時 LED 發(fā)光；陽極接低

28、電位的不發(fā)光。對共陽極接法正好相反。,15.5.2　數碼顯示器件,優(yōu)點：工作電壓低，使用壽命長、體積小、顏色豐富。缺點：功耗較大。,53,2．液晶顯示器,它利用液晶在外電場作用下，能改變其透光性能，形成不同的亮、暗場，從而顯示出不同的數字圖形。,15.5.2　數碼顯示器件,54,數碼顯示譯碼器輸入為 8421BCD 碼，輸出為相應的 a、b、c、d、e、f、g 端的高、低電平，從而使對應的 LED 發(fā)光，構成十進制數碼。,[例] 數碼