電工學-第20章 門電路和組合邏輯電路

1、第20章 門電路和組合邏輯電路,,,,20.1 數制和脈沖信號,20.2 基本門電路及其組合,20.3 TTL門電路,20.4 CMOS門電路,目 錄,20.5 邏輯代數,,,,20.7 加法器,20.8 編碼器,20.9 譯碼器和數字顯示,20.10 應用舉例,目 錄,20.6 組合邏輯電路的分析和設計,一、數 制,,,,20.1 數制和脈沖信號,1 常用數制,? 十進制,? 二進制,十進制有0~9十個數碼，進位規(guī)則是“

2、逢十進一”。,二進制有0和1兩個數碼，進位規(guī)則是“逢二進一”。,二進制數可轉換為十進制。例如,(10101.01)2=1?24+0?23+1?22+0?21+1?20+0?2-1+1?2-2 =(21.25)10,一、數 制,,,,20.1 數制和脈沖信號,1 常用數制,? 八進制,八進制有0~7八個數碼，進位規(guī)則是“逢八進一”。,八進制數可轉換為十進制。例如,(32.4)8=3?81

3、+2?80+4?8-1=(26.5)10,一、數 制,,,,20.1 數制和脈沖信號,1 常用數制,? 十六進制,有0~9，A(10)，B(11)，C(12)，D(13)，E(14)， F(15)十六個數碼，進位規(guī)則是“逢十六進一”。,十六進制數可轉換為十進制。例如,(3B.6E)16=3?161+11?160+6?16-1+14?16-2?(59.4)10,一、數 制,,,,20.1 數制和脈沖信號,2 十

4、進制數轉換為任意進制數,? 十-二進制數轉換,? 十-八進制數轉換,? 十-十六進制數轉換,一、數 制,,,,20.1 數制和脈沖信號,3 二進制算術運算,? 加法運算,? 減法運算,? 乘法運算,二、脈沖信號,,,,20.1 數制和脈沖信號,1 模擬信號和模擬電路,若物理量的變化在時間上是連續(xù)的，則把這一類物理量稱為模擬量，把表示模擬量的信號稱為模擬信號，并把工作在模擬信號下的電子電路稱為模擬電路。模擬電路主要研究輸出信

5、號與輸入信號之間的大小和相位等方面的關系。在模擬電路中，晶體管工作于放大狀態(tài)。,電子電路的信號分模擬信號和數字信號。電子電路分模擬電路和數字電路。,二、脈沖信號,,,,20.1 數制和脈沖信號,2 數字信號和數字電路,若物理量的變化在時間上是不連續(xù)的，則把這一類物理量稱為數字量，把表示數字量的信號稱為數字信號，并把工作在數字信號下的電子電路稱為數字電路。數字電路主要研究輸出信號與輸入信號之間的邏輯關系，數字電路又叫做邏輯電路。在數字

6、電路中，晶體管工作于飽和狀態(tài)或截止狀態(tài)。,電子電路的信號分模擬信號和數字信號。電子電路分模擬電路和數字電路。,二、脈沖信號,,,,20.1 數制和脈沖信號,3 常見的脈沖信號,? 矩形波,? 尖頂波,因為數字信號隨時間變化是不連續(xù)的，而是躍變的。所以數字信號又稱為脈沖信號。脈沖信號是一種躍變信號，且持續(xù)時間短暫?？啥讨翈讉€微秒甚至幾個納秒。最常見的脈沖信號如下：,二、脈沖信號,,,,20.1 數制和脈沖信號,4 正脈沖和負脈沖,? 正脈

7、沖：躍變后的值比初始值高。,? 負脈沖：躍變后的值比初始值低。,二、脈沖信號,,,,20.1 數制和脈沖信號,5 脈沖信號的參數,? 脈沖幅度A：脈沖信號變化的最大值,? 脈沖上升時間tr：從脈沖幅度的10%上升到90%所需時間。,? 脈沖下降時間tf：從脈沖幅度的90%下降到10%所需時間。,二、脈沖信號,,,,20.1 數制和脈沖信號,5 脈沖信號的參數,? 脈沖寬度tp：與脈沖幅度50%對應的上下沿之間脈沖持續(xù)時

8、 間。,? 脈沖周期T：脈沖幅度的10%對應的相鄰兩個上升沿之間的 時間。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,1 邏輯關系,邏輯關系是指“條件”和“結果”的因果關系。基本的邏輯關系有與邏輯關系、或邏輯關系和非邏輯關系。,2 邏輯門電路,3 邏輯運算,邏輯門電路是實現各種邏輯關系的基本邏輯電路，邏輯門電路簡稱為門電路?；镜拈T電路

9、對應基本的邏輯關系，有與門電路、或門電路和非門電路。,邏輯運算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理運算，而不是數量之間的運算?；镜倪壿嬤\算對應基本的邏輯關系，有與運算、或運算和非運算。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數,如果以邏輯運算中的邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數關系。這種函數關系稱為邏輯函數，寫作,5 邏

10、輯函數的表示方法,5.1 邏輯狀態(tài)表,將輸入變量所有的取值下對應的輸出值找出來，列成表格，即可得到邏輯狀態(tài)表。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數,如果以邏輯運算中的邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數關系。這種函數關系稱為邏輯函數，寫作,5 邏輯函數的表示方法,5.2 邏輯函數式,將輸入和輸出之間的邏輯關系寫成與、或、非等運

11、算的組合式，即可得到邏輯函數式。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數,如果以邏輯運算中的邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數關系。這種函數關系稱為邏輯函數，寫作,5 邏輯函數的表示方法,5.3 邏輯圖,將邏輯函數式中各變量之間的與、或、非等邏輯關系用圖形符號表示出來，即可畫出邏輯圖。,一、邏輯電路的基本概念,,,,20.2 基

12、本門電路及其組合,4 邏輯函數,如果以邏輯運算中的邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數關系。這種函數關系稱為邏輯函數，寫作,5 邏輯函數的表示方法,5.4 波形圖,如果將邏輯函數輸入變量每一種可能出現的取值與對應的輸出值按時間順序依次排列起來，即可得到波形圖。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,6 邏輯變量,邏輯代數中的變量 (輸入變量和

13、輸出變量)也用字母表示，但與普通代數中的變量不同，取值只有0和1兩種可能，這里的1和0沒有量的概念，只是表示一個事物的兩種不同狀態(tài)。,7 高、低電平,高、低電平，是用來描述電路中電位的高、低狀態(tài)。電位是一個相對確切的數值，而電平則是在一定范圍內的電位值，即在此范圍內就可以判定為或高電平或低電平。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,1 二極管與門電路,? 與邏輯：在決定某一事件的各種條件中，只有當所有的條

14、 件都具備時，事件才會發(fā)生，符合這一規(guī)律的邏 輯關系叫做與邏輯。,? 與門電路：實現與邏輯關系的電路叫做與門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,1 二極管與門電路,? 與門邏輯狀態(tài)表,? 與門邏輯符號,? 與門邏輯函數式,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,2 二極管或門電路,? 或邏輯：在決定某

15、一事件的各種條件中，只要有一個或一 個以上的條件具備，事件就會發(fā)生，符合這一規(guī) 律的邏輯關系叫做或邏輯。,? 或門電路：實現或邏輯關系的電路叫做或門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,2 二極管或門電路,? 或門邏輯狀態(tài)表,? 或門邏輯符號,? 或門邏輯函數式,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合

16、,3 晶體管非門電路,? 非邏輯：決定某一事件的條件只有一個，而在條件不具備 時，事件才會發(fā)生，即事件的發(fā)生與條件處于對 立狀態(tài)，符合這一規(guī)律的邏輯關系叫做非邏輯。,? 非門電路：實現非邏輯關系的電路叫做非門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,3 晶體管非門電路,? 非門邏輯狀態(tài)表,? 非門邏輯符號,? 非門邏輯函數式,三、

17、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,1 與非門電路,? 與非門邏輯圖和邏輯符號,? 與非門邏輯狀態(tài)表,? 與非門邏輯函數式,三、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,2 或非門電路,? 或非門邏輯圖和邏輯符號,? 或非門邏輯狀態(tài)表,? 或非門邏輯函數式,三、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,3 與或非門電路,? 與或非門邏輯圖和邏輯符號,? 與或非門邏輯函數式,三、基本邏

18、輯門電路的組合,,,,20.2 基本門電路及其組合,3 與或非門電路,? 與或非門邏輯狀態(tài)表,,,,,例題20.2.1,,試根據與非門和或非門的輸入A和B的波形，畫出與非門和或非門輸出Y1和Y2的波形。,B,Y1,Y2,與非門,或非門,【解】,一、TTL與非門電路,,,,20.3 TTL門電路,1 TTL74系列與非門邏輯電路,一、TTL與非門電路,,,,20.3 TTL門電路,,T1的作用和二極管與門的作用完全相似。,1 TTL7

19、4系列與非門邏輯電路,一、TTL與非門電路,,,,20.3 TTL門電路,2 工作原理-輸入端有0的情況,VY=5-R2IB3-UBE3-UD3,R2IB3可忽略不計，于是,VY?5-0.7-0.7=3.6 V,Y=1,即,拉電流,一、TTL與非門電路,,,,20.3 TTL門電路,VY=UCE4?0.3 V,Y=1,即,灌電流,2 工作原理-輸入端全1的情況,一、TTL與非門電路,,,,20.3 TTL門電路,3 引腳排列圖及邏

20、輯符號,? 74LS20的引腳排列圖及邏輯符號,一、TTL與非門電路,,,,20.3 TTL門電路,3 引腳排列圖及邏輯符號,? 74LS00的引腳排列圖及邏輯符號,一、TTL與非門電路,,,,20.3 TTL門電路,4 主要參數,? 輸出高電平電壓UOH和輸出低電平電壓UOL,TTL與非門的電壓傳輸特性,當UI?0.5V時，UO?3.6V，即圖中的AB段。當UI在0.5~1.3V之間時UO隨UI的增大而線性地減小，即BC段。當U

21、I增至1.4V左右時，T4管開始導通，輸出迅速轉為低電平UO ?0.3V，即CD段。當UI ?1.4V時保持輸出為低電平，即DE段。,一、TTL與非門電路,,,,20.3 TTL門電路,4 主要參數,? 輸出高電平電壓UOH和輸出低電平電壓UOL,TTL與非門的電壓傳輸特性,對于通用的TTL與非門：,輸出高電平電壓UOH是對應于AB段的輸出電壓。,輸出低電平電壓UOL是對應于DE段的輸出電壓。,在額定負載下測出：,一、TTL與非門電

22、路,,,,20.3 TTL門電路,4 主要參數,? 扇出系數NO,扇出系數是指一個與非門能帶同類門的最大數目，它表示帶負載能力。TTL與非門，NO?8。,? 輸入高電平電流IIH和輸入低電平電流IIL,? 當某一輸入端接高電平，其余輸入端接低電平時，流入該 輸入端的電流，稱為高電平輸入電流IIH。,? 當某一輸入端接低電平，其余輸入端接高電平時，流出該 輸入端的電流，稱為低電平輸入電流IIL。,一、TTL與非門電路,,,,

23、20.3 TTL門電路,4 主要參數,? 平均傳輸延遲時間tpd,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,三態(tài)輸出與非門電路的輸出端除出現高電平和低電平外，還可以出現第三種狀態(tài)---高阻狀態(tài)。,使能控制端,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,1 邏輯符號,2 三態(tài)輸出與非門邏輯狀態(tài)表,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,3 應用,三態(tài)門最重要的一個用途是可以實現用一根導線輪流傳送

24、幾個不同的數據或控制信號，這根導線稱為總線。即三態(tài)門可構成多路開關，數據雙向傳遞，多路數據分時傳送等。,只要各三態(tài)門的控制端輪流處于高電平，即任何時間只能有一個三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣總線就會輪流接受各三態(tài)門的輸出。這種用總線來傳送數據或控制信號的方法，在計算機中被廣泛采用。,一、CMOS非門電路,,,,20.4 CMOS門電路,當輸入端A為1時，驅動管T1的柵源電壓大于開啟電壓，它處于導通狀態(tài)；而負載管T

25、2的柵源電壓小于開啟電壓的絕對值，它不能開啟，處于截止狀態(tài)。這時，T2的電阻比T1高得多，電源電壓便主要降在T2上，故輸出端Y為0。,當輸入端A為0時，T1截止，而T2導通。電源電壓便主要降在T1上故輸出端Y為1。,二、CMOS與非門電路,,,,20.4 CMOS門電路,當輸入端全為 1 時，驅動管T1和T2都導通，電阻很低；而負載管T3和T4都不能開啟，都處于截止狀態(tài)，電阻很高這時電源電壓主要降在負載管上故輸出端Y為0。,二、C

26、MOS與非門電路,,,,20.4 CMOS門電路,當輸入端有一個或全為0時，則串聯的驅動管截止而相應的負載管導通，負載管的總電阻很低，驅動管的總電阻卻很高。這時電源電壓便主要降在串聯的驅動管上故輸出端Y為1。,三、CMOS或非門電路,,,,20.4 CMOS門電路,當輸入端全為1或其中一個為1時，輸出端Y為0。只有當輸入端全為0時，輸出端才為1。,四、門電路多余輸入端的處理,,,,20.4 CMOS門電路,? TTL門電路的輸入

27、端懸空相當于高電平1，CMOS門電路 的輸入端不允許懸空。,? 對與邏輯(與、與非)門電路，應將多余輸入端直接接直流 電源正端或經電阻(1~3 k?)接直流電源正端。,? 對或邏輯(或、或非)門電路，應將多余輸入端接地。,? 如果前級(驅動級)有足夠的驅動能力，也可將多余輸入端 與信號輸入端連在一起。,,,,,例題20.4.1,,【解】,圖(b)、(f)處理正確；圖(a)、(b)、(d) 、(f)能實現。,,,,20.

28、5 邏輯代數,概 述,? 邏輯代數中也是用字母表示變量，這種變量稱為邏輯變量 邏輯變量的取值只有0和1兩種可能，只能表示兩種相反的 邏輯狀態(tài)。? 邏輯運算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理 運算，而不是數量之間的運算。? 邏輯代數所表示的是邏輯關系，不是數量關系，這是它與 普通代數本質上的區(qū)別。? 在邏輯代數中只有與運算、或運算和非運算三種基本邏輯 運算。根據這三種運算可以推導出

29、邏輯代數運算法則。,邏輯代數或稱布爾代數，它是分析和設計數字電路的工具。,一、邏輯代數運算法則,,,,20.5 邏輯代數,,,,20.5 邏輯代數,一、邏輯代數運算法則,,,,20.5 邏輯代數,二、邏輯函數各種表示方法間的相互轉換,1 邏輯狀態(tài)表與邏輯函數式的相互轉換,既然同一個邏輯函數可以用多種不同的方法描述，那么這幾種方法之間必能相互轉換。,? 由狀態(tài)表寫出函數式的方法,? 找出狀態(tài)表中使邏輯函數Y=1的那些輸入變量取值的組合。,

30、? 每組輸入變量取值的組合對應一個與項，其中取值為1的 寫入原變量，取值為0的寫入反變量。,? 將這些與項邏輯加，即得Y的邏輯函數式。,? 由函數式列出狀態(tài)表的方法,將輸入變量取值的所有組合狀態(tài)逐一代入函數式求出函數值列成表，即可得到狀態(tài)表。,,,,,例題20.5.1,,邏輯函數式為,【解】,試由邏輯函數式列出邏輯狀態(tài)表。,,,,,例題20.5.2,,邏輯狀態(tài)表為,【解】,試由邏輯狀態(tài)表寫出邏輯函數式。,,,,20.5 邏輯代數,

31、二、邏輯函數各種表示方法間的相互轉換,2 邏輯函數式與邏輯圖的相互轉換,既然同一個邏輯函數可以用多種不同的方法描述，那么這幾種方法之間必能相互轉換。,? 由函數式畫出邏輯圖的方法,從給定的函數式轉換為相應的邏輯圖時，只要用邏輯圖形符號代替函數式中的邏輯運算，并按運算優(yōu)先順序將它們連接起來，即可畫出邏輯圖。,? 由邏輯圖寫出函數式的方法,從給定的邏輯圖轉換為相應的函數式時，只要由輸入端到輸出端逐級寫出每個邏輯圖形符號的輸出邏輯函數式，即可

32、在輸出端寫出邏輯函數式。,,,,,習題20.5.9,,【解】,用與非門和非門實現下列邏輯關系，畫出邏輯圖。,,,,,習題20.5.9,,【解】,用與非門和非門實現下列邏輯關系，畫出邏輯圖。,,,,,習題20.5.9,,【解】,用與非門和非門實現下列邏輯關系，畫出邏輯圖。,,,,,習題20.5.9,,用與非門和非門實現下列邏輯關系，畫出邏輯圖。,【解】,,,,,習題20.5.11,,【解】,試根據下列邏輯圖寫出邏輯函數式。,(a),,,,

33、,習題20.5.11,,【解】,試根據下列邏輯圖寫出邏輯函數式。,(b),,,,20.5 邏輯代數,1 常見邏輯函數式的表達形式,? 與或表達形式,三、邏輯函數式的表達形式,? 與非與非表達形式,? 或與非表達形式,? 最簡與或的表達形式,? 在與或的表達形式中，與項的個數最少；? 在與或的表達形式中，每個與項所含變量的個數最少。,三、邏輯函數式的表達形式,,,,20.5 邏輯代數,2 最小項的表達形式,在n變量邏輯函數中，若m為包含

34、n個因子的與項，而且這n個變量均以原變量或反變量的形式在m中出現一次，則稱m為該組變量的最小項。,例如，A、B兩個變量的最小項有,共4個(即22個)。n變量的最小項應有2n個。,四、邏輯函數的化簡方法,,,,20.5 邏輯代數,1 公式化簡法,四、邏輯函數的化簡方法,,,,20.5 邏輯代數,1 公式化簡法,四、邏輯函數的化簡方法,,,,20.5 邏輯代數,1 公式化簡法,? 加項法：應用A+A=A，在邏輯函數式中加相同的項，而后

35、 合并化簡。如,四、邏輯函數的化簡方法,,,,20.5 邏輯代數,1 公式化簡法,? 吸收法：應用A+AB=A，消去多樣變量。如,,,,,習題20.5.12,,【解】,應用邏輯代數運算法則化簡下列各邏輯函數式。,(1),并項法,由A+AB=A+B得,,,,,習題20.5.12,,【解】,應用邏輯代數運算法則化簡下列各邏輯函數式。,(2),并項法,,,,,習題20.5.12,,【解】,應用邏輯代數運算法則化

36、簡下列各邏輯函數式。,(3),,,,,習題20.5.12,,【解】,應用邏輯代數運算法則化簡下列各邏輯函數式。,(4),,,,,習題20.5.12,,【解】,應用邏輯代數運算法則化簡下列各邏輯函數式。,(5),三、邏輯函數的化簡方法,,,,20.5 邏輯代數,2 卡諾圖化簡法,一、組合邏輯電路的分析,,,,20.6 組合邏輯電路的分析和設計,1 組合邏輯電路,? 特點：組合電路輸出電平的高低僅取決于當時的輸入，與

37、 以前的輸出狀態(tài)無關，無記憶功能。,? 任務：已知邏輯圖分析邏輯功能。,由門電路組成的邏輯電路，簡稱組合電路。,2 分析方法,已知邏輯圖?寫邏輯函數式?化簡或變換?列邏輯狀態(tài)表?分析邏輯功能,? 步驟：,,,,,例題20.6.1,,【解】,分析該邏輯電路的邏輯功能。,,,,第一，寫出邏輯函數式，并化簡,,,,,,例題20.6.1,,分析該邏輯電路的邏輯功能。,第二，列邏輯狀態(tài)表,第三，確定電路的邏輯功能,A、B 狀態(tài)相同時，Y的狀

38、態(tài)為0；A、B 狀態(tài)不同時，Y的狀態(tài)為1。符合這一規(guī)律的邏輯關系叫做異或邏輯對應的邏輯電路叫做異或門。,,,,,例題20.6.2,,【解】,分析該邏輯電路的邏輯功能。,第一，寫出邏輯表達式，并化簡,,,,,,,,,,例題20.6.2,,分析該邏輯電路的邏輯功能。,第二，列邏輯狀態(tài)表,第三，確定電路的邏輯功能,A、B 狀態(tài)相同時，Y的狀態(tài)為1；A、B 狀態(tài)不同時，Y的狀態(tài)為0。符合這一規(guī)律的邏輯關系叫做同或邏輯對應的邏輯電路叫做同或門。,

39、二、組合邏輯電路的設計,,,,20.6 組合邏輯電路的分析和設計,1 組合邏輯電路,? 特點：組合電路輸出電平的高低僅取決于當時的輸入，與 以前的輸出狀態(tài)無關，無記憶功能。,? 任務：已知邏輯要求畫邏輯圖。,由門電路組成的邏輯電路，簡稱組合電路。,2 設計方法,已知邏輯要求?列邏輯狀態(tài)表?寫邏輯函數式?化簡或變換?畫邏輯圖,? 步驟：,,,,,例題20.6.3,,【解】,第一，列邏輯狀態(tài)表,某汽車駕駛員培訓

40、班進行結業(yè)考試，有三名評判員，其中A為主評判員， B和C為副評判員。在評判時，按照少數服從多數的原則通過，但主評判員認為合格，亦可通過。試用與非門構成邏輯電路實現此評判規(guī)定。,,,,,例題20.6.3,,某汽車駕駛員培訓班進行結業(yè)考試，有三名評判員，其中A為主評判員， B和C為副評判員。在評判時，按照少數服從多數的原則通過，但主評判員認為合格，亦可通過。試用與非門構成邏輯電路實現此評判規(guī)定。,【解】,第三，畫邏輯圖,第二，寫邏輯函數式,

41、,,,,習題20.6.16,,【解】,第一，列邏輯狀態(tài)表,兩處控制照明燈的電路如圖所示，單刀雙投開關A裝在一處，B裝在另一處，兩處都可以開關電燈。設Y=1表示燈亮，Y=0表示燈滅；A=1表示開關向上扳，A=0表示開關向下扳， B亦如此。試寫出燈亮的邏輯函數式，并用與非門實現。,,,,,習題20.6.16,,【解】,第二，寫邏輯函數式,兩處控制照明燈的電路如圖所示，單刀雙投開關A裝在一處，B裝在另一處，兩處都可以開關電燈。設Y=1表示燈亮

42、，Y=0表示燈滅；A=1表示開關向上扳，A=0表示開關向下扳， B亦如此。試寫出燈亮的邏輯函數式，并用與非門實現。,,,,,習題20.6.16,,【解】,第三，畫邏輯圖,兩處控制照明燈的電路如圖所示，單刀雙投開關A裝在一處，B裝在另一處，兩處都可以開關電燈。設Y=1表示燈亮，Y=0表示燈滅；A=1表示開關向上扳，A=0表示開關向下扳， B亦如此。試寫出燈亮的邏輯函數式，并用與非門實現。,,,,,【解】,第一，列邏輯狀態(tài)表,,習題20.6

43、.17,旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設A、B、C分別代表特快、直快和普快，開車信號分別為YA、YB、YC。,【解】,第二，寫邏輯函數式,,習題20.6.17,旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設A、B、C分別代表特

44、快、直快和普快，開車信號分別為YA、YB、YC。,,,,,【解】,第三，畫邏輯圖,,習題20.6.17,旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設A、B、C分別代表特快、直快和普快，開車信號分別為YA、YB、YC。,,,,,,,,,,習題20.6.20,某同學參加四門課程考試，規(guī)定如下： (1)課程A及格得1分，否則得

45、0分； (2)課程B及格得2分，否則得0分； (3)課程C及格得4分，否則得0分； (4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結業(yè)。試用與非門畫出實現上述要求的邏輯電路。,【解】,第一，列邏輯狀態(tài)表,,,,,【解】,第一，列邏輯狀態(tài)表,,習題20.6.20,,,,,【解】,第二，寫邏輯函數式,,習題20.6.20,某同學參加四門課程考試，規(guī)定如下：

46、 (1)課程A及格得1分，否則得0分； (2)課程B及格得2分，否則得0分； (3)課程C及格得4分，否則得0分； (4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結業(yè)。試用與非門畫出實現上述要求的邏輯電路。,,,,,【解】,第三，畫邏輯圖,,習題20.6.20,某同學參加四門課程考試，規(guī)定如下： (1)課程A及格得1分，否則得0分；

47、 (2)課程B及格得2分，否則得0分； (3)課程C及格得4分，否則得0分； (4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結業(yè)。試用與非門畫出實現上述要求的邏輯電路。,,,,20.7 加 法 器,兩個二進制數之間的算術運算無論是加、減、乘、除，目前在數字計算機中都是化做若干步加法運算進行的。因此，加法器是構成算術運算器的基本單元。,加法器有半加器和全加器。,,,,20.

48、7 加 法 器,一、半 加 器,半加器是一種不考慮低位送來的進位數，只能對本位上的兩個二進制數求和的組合電路。,1 列半加器的邏輯狀態(tài)表,,,,20.7 加 法 器,一、半 加 器,2 寫半加器的邏輯函數式,半加器是一種不考慮低位送來的進位數，只能對本位上的兩個二進制數求和的組合電路。,,,,20.7 加 法 器,一、半 加 器,3 畫半加器的邏輯圖,半加器是一種不考慮低位送來的進位數，只能對本位上的兩個二進制數

49、求和的組合電路。,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來的進位數連同本位的兩個二進制數三者一起求和的組合電路。,1 列全加器的邏輯狀態(tài)表,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來的進位數連同本位的兩個二進制數三者一起求和的組合電路。,2 寫全加器的邏輯函數式,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來的進位數連同本位的兩個二進制數三者一起求和的組合

50、電路。,2 寫全加器的邏輯函數式,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來的進位數連同本位的兩個二進制數三者一起求和的組合電路。,3 畫全加器的邏輯圖,,,,,例題20.7.1,,【解】,用四個1位全加器組成一個邏輯電路以實現兩個4位二進制數A---1101和B---1011的加法運算。,,,,,一、二進制編碼器,用一個n位的二進制數碼來表示2n個控制信息的編碼器。,把二進制數碼按一定規(guī)律編排，使其具有特定

51、的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。,編碼器有二進制、二-十進制編碼器和優(yōu)先權編碼器。,20.8 編 碼 器,一、二進制編碼器,,,,,1 邏輯圖,2 邏輯式,20.8 編 碼 器,一、二進制編碼器,,,,3 編碼表,20.8 編 碼 器,二、二-十進制編碼器,,,,將十進制的十個數碼0~9編成二進制代碼的電路。輸入的是0~9十個數碼，輸出的是對應的二進制代碼。,十進制數,20.8 編 碼 器,二、二-十

52、進制編碼器,,,,8421編碼表,20.8 編 碼 器,三、二-十進制優(yōu)先編碼器,,,,優(yōu)先權編碼器的邏輯功能是允許輸入端上同時有多個信號輸入，輸出的則是與數碼大的輸入信號相對應的二進制代碼。,2 74LS147型優(yōu)先編碼器的引腳排列圖,1 優(yōu)先編碼器的邏輯功能,20.8 編 碼 器,三、二-十進制優(yōu)先編碼器,,,,3 74LS147型優(yōu)先編碼器的功能表,20.8 編 碼 器,,,,三、二-十進制優(yōu)先編碼器,4 邏輯圖,20

53、.8 編 碼 器,,,,譯碼和編碼的過程相反。譯碼是將二進制代碼按其編碼時的原意譯成對應的信號或十進制數碼。,一、二進制譯碼器,把輸入的一組n位二進制代碼譯成對應的2n個輸出高低電平信號的譯碼器。,譯碼器有二進制譯碼器和二-十進制顯示譯碼器。,20.9 譯碼器和數字顯示,一、二進制譯碼器,,,,1 74LS139型雙2線-4線譯碼器的邏輯圖,20.9 譯碼器和數字顯示,一、二進制譯碼器,,,,2 由邏輯圖寫出邏輯式,20.9 譯碼器

54、和數字顯示,一、二進制譯碼器,,,,74LS139型譯碼器的功能表,3 由邏輯式列出狀態(tài)表,20.9 譯碼器和數字顯示,一、二進制譯碼器,,,,4 引腳排列圖和邏輯符號,74LS139型譯碼器內部含有兩個獨立的2線 - 4線譯碼器，使能控制端低電平有效。,20.9 譯碼器和數字顯示,? 74LS139型二進制譯碼器的引腳排列圖和邏輯符號,,,,,20.9 譯碼器和數字顯示,一、二進制譯碼器,4 引腳排列圖和邏輯符號,? 74LS139型

55、二進制譯碼器的引腳排列圖和邏輯符號,,,,,74LS138型譯碼器內部含有一個獨立的3線 - 8線譯碼器，一個使能控制端高電平有效，兩個控制端低電平有效。,使能控制端高電平有效，為1時，可以譯碼；為0時，禁止譯碼?？刂贫说碗娖接行?，全為0，可以譯碼；有1，禁止譯碼。,20.9 譯碼器和數字顯示,一、二進制譯碼器,4 引腳排列圖和邏輯符號,? 74LS138型二進制譯碼器的引腳排列圖,,,,,例題20.9.2,,【解】,邏輯式可用門電路

56、來實現，也可用譯碼器來實現。試用譯碼器實現邏輯式Y=AB+BC+CA。,由邏輯式可知是三變量函數，故選用74LS138型3線 - 8線譯碼器。并將邏輯式用最小項表示,因為,所以,二、二-十進制顯示譯碼器,,,,1 半導體數碼管,20.9 譯碼器和數字顯示,,,,在數字儀表、計算機和其他數字系統(tǒng)中，常常要把測量數據和運算結果用十進制數顯示出來。這就要用顯示譯碼器，它能把“ 8421 ”二 -十進制代碼譯成能用顯示器件顯示出的十進制數。,半

57、導體數碼管又稱為LED數碼管，它將十進制數碼分成七個字段，每段為一發(fā)光二極管。,? 半導體數碼管的字形結構,若圖中增加表示小數點，則稱為八段顯示,二、二-十進制顯示譯碼器,,,,1 半導體數碼管,20.9 譯碼器和數字顯示,,,,半導體數碼管又稱為LED數碼管，它將十進制數碼分成七個字段，每段為一發(fā)光二極管。,? 半導體數碼管的字形結構,? 半導體數碼管的兩種接法,共陰極,二、二-十進制顯示譯碼器,,,,1 半導體數碼管,20.9 譯碼

58、器和數字顯示,,,,半導體數碼管又稱為LED數碼管，它將十進制數碼分成七個字段，每段為一發(fā)光二極管。,? 半導體數碼管的字形結構,? 半導體數碼管的兩種接法,共陽極,二、二-十進制顯示譯碼器,,,,1 半導體數碼管,20.9 譯碼器和數字顯示,,,,二、二-十進制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數字顯示,,,,七段顯示譯碼器的功能是把“ 8421 ”二-十進制代碼譯成對應于數碼管的七個字段信號，驅動數碼管，顯示出

59、相應的十進制數碼。,? 74LS247型七段譯碼器的引腳排列圖,二、二-十進制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數字顯示,,,,? 74LS247型七段譯碼器的引腳功能,,二、二-十進制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數字顯示,,,,? 74LS247型七段譯碼器的引腳功能,,二、二-十進制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數字顯示,,,,? 74LS247型七段譯碼器