點擊查看更多“veriloghdl資料”精彩內(nèi)容。
下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-02 / 2人氣
VERILOGHDL實驗指導書VERILOGVERILOGHDLHDL實驗指導書實驗指導書VERILOGHDL實驗指導書III目錄目錄IIIIII第一章第一章緒論緒論111課題研究背景及意義1111課題研究背景1112課題研究意義112本設計的主要工作2第二章第二章VERILOGVERILOGHDLHDL和FPGAFPGA介紹介紹321VERI...
下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-10 / 9人氣
點擊查看更多“eda數(shù)字時鐘veriloghdl”精彩內(nèi)容。
下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-02 / 16人氣
點擊查看更多“veriloghdl設計練習進階（一）”精彩內(nèi)容。
下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-03 / 2人氣
點擊查看更多“veriloghdl課設(數(shù)字鐘)”精彩內(nèi)容。
下載價格：8 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-02 / 3人氣
點擊查看更多“eda技術(shù)與veriloghdl課程論文”精彩內(nèi)容。
下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-02 / 31人氣
1ADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLMICHAELDCILETTICOPYRIGHT200320042005MDCILETTIEDSOLUTIONSUPDATED10312005SOLUTIONSTOTHEFOLLOWINGPROBLEMSAREAVAILABLETOFACULTYATACADEMICINSTITUTIONSUSINGADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLTHISLISTWILLBEUPDATE...
下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-12 / 24人氣
點擊查看更多“veriloghdl洗衣機控制器設計”精彩內(nèi)容。
華北水利水電大學華北水利水電大學EDA課程設計課程設計題目目出租車計價器專業(yè)業(yè)通信工程年級級2011級學生生李高飛學號號201114715指導教師指導教師司孝平完成日期完成日期2013年12月27日目錄11前言122總體方案設計總體方案設計221設計要求222方案論證與選擇223設計...
下載價格：8 賞幣 / 發(fā)布人： 世中仙 / 發(fā)布時間：2024-03-16 / 22人氣
點擊查看更多“基于veriloghdl的數(shù)字鐘系統(tǒng)設計”精彩內(nèi)容。
下載價格：13 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-01-05 / 10人氣
P1,計算機系統(tǒng)綜合課程設計,主講楊全勝東南大學計算機科學與工程學院,課程簡介,P2,課程設計的總目標,利用EDA與IP核開發(fā)技術(shù)，設計一個帶有MINISYS指令集的CPU核與若干接口部件核的SOC芯片，并為該SOC提供原始的BIOS、一個MINISYS匯編器或MINIC編譯器以及一個帶全屏編...
下載價格：4 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-01-06 / 10人氣
隨著微電子技術(shù)的快速發(fā)展，數(shù)字圖像編解碼芯片設計技術(shù)在眾多領域有著廣泛應用，其中靜態(tài)圖像編解碼芯片成為研究的熱點之一；靜態(tài)圖像壓縮標準JPEG內(nèi)部采用了被認為最有效壓縮技術(shù)的離散余弦變換DCT，同時該標準也被認為最好的壓縮圖片方法。本文主要利用VERILOGHDL...
下載價格：5 賞幣 / 發(fā)布人： 所有 / 發(fā)布時間：2024-03-10 / 17人氣
點擊查看更多“veriloghdl第七講top-down設計方法-”精彩內(nèi)容。
下載價格：5 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-16 / 5人氣
點擊查看更多“fpga基于veriloghdl的密碼鎖說明書”精彩內(nèi)容。
下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-04 / 3人氣
CAN總線是一種具有可靠性高、實時性強、較低成本等諸多優(yōu)勢的現(xiàn)場總線，主要工作在物理層和數(shù)據(jù)鏈路層。CAN總線有著出色的報文濾波功能、錯誤檢測功能、遠距離快速傳輸能力和便捷的應用層接口，被大量應用于汽車業(yè)、造船業(yè)、航天航空事業(yè)等重要領域。通信裝置之間由...
下載價格：5 賞幣 / 發(fā)布人： 渴求自由 / 發(fā)布時間：2024-03-09 / 3人氣
下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-13 / 7人氣
點擊查看更多“畢業(yè)論文-基于veriloghdl的數(shù)字鐘系統(tǒng)設計【精校排版】”精彩內(nèi)容。
下載價格：8 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-02 / 5人氣
點擊查看更多“cpldfpga課程基于veriloghdl的彩燈控制器--大學畢業(yè)論文”精彩內(nèi)容。
下載價格：1 賞幣 / 發(fā)布人： 世中仙 / 發(fā)布時間：2024-03-22 / 0人氣
VERILOGHDL是應用最為廣泛的硬件描述語言HDL之一，它適合于從算法級、門級到開關級的各個層次的設計和描述，也可以進行仿真驗證、時序分析等。這篇論文討論的是對VERILOGHDL的研究和應用。首先，闡述了研究的背景和研究的目的與意義。其次，對VERILOGHDL進行了整體概...
下載價格：5 賞幣 / 發(fā)布人： 偽男 / 發(fā)布時間：2024-03-09 / 6人氣
1有關有關VERILOGVERILOG算法及建模算法及建模1有關C、VEILOGHDL、VHDL111C與VERILOG112VERILOGHDL與VHDL32有關VERILOG中的一些語法521運算符522WIRE、REG、TRI、MEMY型623ASSIGN和ALWAYS語句624阻塞賦值和非阻塞賦值825VERILOG中使用的一些關鍵字926其他133有關VERI...
下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-08 / 5人氣
copyright@ 2011-2023 聯(lián)系方式qq：9411152
本站所有資料均屬于原創(chuàng)者所有，僅提供參考和學習交流之用，請勿用做其他用途，轉(zhuǎn)載必究！如有侵犯您的權(quán)利請聯(lián)系本站，一經(jīng)查實我們會立即刪除相關內(nèi)容!
機械圖紙源碼,實習報告等文檔下載
備案號：浙ICP備20018660號
