超高速傳輸物理編碼子層PCS研究及實現(xiàn).pdf

1、近年來，互聯(lián)網流量飛速增長，現(xiàn)有核心網骨干路由器100G的傳輸容量幾乎已經耗盡。為了滿足不斷增長的帶寬需求，運營商必須不斷擴展骨干網絡節(jié)點的容量?？紤]到未來的流量增長和業(yè)務發(fā)展，更大容量的全新平臺將會成為運營商首選的擴容方式，超高速的傳輸網絡將會成為未來的發(fā)展趨勢。
　　本文主要基于IEEE802.3ba標準，并結合正在制定的IEEE802.3bs標準中提出的OTN（Optical Transport Network）支撐特性，對

2、超高速傳輸網絡的物理編碼子層PCS（Physical Coding Sublayer）進行了設計，并在FPGA上對PCS子層的功能進行了實現(xiàn)。
　　本文首先介紹了以太網的相關內容，接著對多路并行100GE中的單路100GE PCS子層的功能和關鍵技術點做了詳細的研究和分析，最后重點闡述了單路100GE PCS子層的邏輯設計、邏輯實現(xiàn)以及仿真驗證。
　　根據IEEE802.3ba中提出的多通道分發(fā)MLD（Multi-lane

3、Distribution）機制， PCS子層將數(shù)據分發(fā)到邏輯虛通道VL（Virtual Lane）上，并通過不同的復用方式適配不同的光模塊，從而完成在介質上的傳輸，本文對這一機制進行了詳細的理論分析。多通道分發(fā)機制也是100GE的核心機制，并可適用于更高速的以太網傳輸。
　　根據以太網客戶數(shù)據和OTN間的映射特性，將IEEE802.3ba標準中PCS子層的64B/66B編解碼模塊用IFG添加/IFG刪除模塊替代，讓PCS子層直接產

4、生可用于映射到OTN幀中的MAC（Media Access Control）幀數(shù)據流，簡化100G傳輸網絡中的數(shù)據處理過程。
　　本文的邏輯實現(xiàn)具有預研性質，對用IFG添加/IFG刪除替代64B/66B編解碼用于超高速傳輸網絡的可行性進行驗證。通過在Eclipse軟件中通過編寫VerilogHDL硬件描述語言對PCS子層中的功能模塊進行邏輯設計，在Modelsim中完成了仿真，在Vivado中完成綜合、布局布線并生成比特流文件。<