基于MIPI CSI-2協(xié)議的攝像頭芯片數(shù)據(jù)發(fā)送端接口設(shè)計.pdf

1、隨著手機攝像頭和數(shù)碼相機性能的提升,增加攝像頭設(shè)備到平臺處理器之間的傳輸帶寬變越來越有必要,傳統(tǒng)的DVP接口已經(jīng)不能適應(yīng)現(xiàn)在的科技發(fā)展。在這樣的大形勢下MIPI聯(lián)盟應(yīng)運而生,它制定了一個通用的標準來規(guī)范高性能移動終端的接口,而它的子協(xié)議MIPI CSI-2則完美的解決了攝像頭設(shè)備與平臺處理器之間高速通信的難題,提供了一種標準化、強大、可靠、低功耗的傳輸方式。MIPI CSI-2接口采用差分信號線,確保了高速數(shù)據(jù)在傳輸時不易受到外界的干擾

2、,而其采用的 ECC編碼和 CRC編碼則從一定程度上減少了個別錯誤數(shù)據(jù)對于整體數(shù)據(jù)的影響,又由于自身處于 MIPI大家族協(xié)議之中,它自身也很容易兼容應(yīng)用 MIPI家族協(xié)議的其他設(shè)備。
　　本文詳細的介紹了MIPI CSI-2協(xié)議數(shù)字部分RTL的實現(xiàn),模擬部分的實現(xiàn),以及后續(xù)的測試分析。在設(shè)計中 RTL的設(shè)計、糾錯以及模塊的時序分析在 Linux平臺上進行。而模擬部分的實現(xiàn)以及整體的動態(tài)測試在 FPGA平臺上進行。通過這樣的分工可以

3、更全面的發(fā)揮兩個平臺的長處,更具體的來說,在Linux階段的設(shè)計時充分的利用了 modelsim與 verdi配合的優(yōu)勢,從而更好的設(shè)計代碼、分析代碼和測試代碼。而在綜合時又利用Design Compile與 Prime time充分的對設(shè)計做了資源分析和時序分析,保證了設(shè)計的質(zhì)量。
　　而在FPGA階段設(shè)計時,充分的利用了FPGA靈活而且可以動態(tài)測試的優(yōu)勢來驗證模塊的正確性,此外在 FPGA上還可以使用商用接收端來接收最后產(chǎn)生的

4、MIPI數(shù)據(jù),這樣的驗證方法更權(quán)威也更有說服力。在設(shè)計方法上,在數(shù)字部分的RTL設(shè)計中充分的應(yīng)用了模塊化的思想,不僅實現(xiàn)了協(xié)議的要求,而且靈活的適應(yīng)了MIPI CSI-2協(xié)議在實際應(yīng)用時的一些變通的需求。而在模擬部分的物理層設(shè)計中則大膽的做了嘗試和創(chuàng)新,成功的在沒有先例參照的情況下自主設(shè)計了FPGA下的物理層部分,并且最后成功的被商用接收端驗證。
　　總的來說在整個設(shè)計過程中遇到了阻礙和很多難題,但是經(jīng)過不懈的努力最終克服了技術(shù)上