新型溝槽LDMOS和N型覆蓋層超結LDMOS設計.pdf

1、隨著功率集成電路（Power Integrated Circuit，PIC）的發(fā)展，橫向雙擴散 MOS器件（Lateral Double-Diffused Metal Oxide Semiconductor，LDMOS）以其開關功耗小、頻率特性好以及可以與 CMOS低壓電路工藝兼容等優(yōu)良特性而被廣泛應用于功率集成電路中，但由于其存在擊穿電壓與比導通電阻之間的所謂“硅極限”矛盾關系而限制了其發(fā)展。如何設計出能夠承受高擊穿電壓同時具有低比導

2、通電阻的LDMOS器件成為研究者們關注的方向。與此同時，超結的出現(xiàn)打破了傳統(tǒng)器件的“硅極限”關系，但應用于橫向功率器件時又存在襯底輔助耗盡效應而使擊穿電壓降低。因此，如何消除橫向超結器件中的襯底輔助耗盡效應，提高器件的擊穿電壓也成為研究者們關注的重點。
　　本文的主要工作包括以下三個方面：
　　首先，本論文提出了具有低介電系數溝槽新型硅基LDMOS結構（Low Dielectric coefficient Trench LD

3、MOS，LDT-LDMOS），該結構將漂移區(qū)表面通過溝槽折疊,并利用低介電系數的介質填充,溝槽介質相對低的介電系數提高了漂移區(qū)的擊穿電壓,同時由于溝槽占用了漂移區(qū)中的一部分面積,根據RESURF原理,由于溝槽使得漂移區(qū)的面積減小而將漂移區(qū)濃度提高,降低了器件的比導通電阻。利用三維仿真軟件ISE-TCAD分析表明,當漂移區(qū)長度均為3.5μm，分別以SiO2和空隙作為溝槽填充介質時，LDT-LDMOS的擊穿電壓分別為134.4V和149.4

4、V，較常規(guī)的LDMOS的擊穿電壓83.5V，分別提高了61％和78.9％；LDT-LDMOS的比導通電阻分別為2.58mΩ.cm2和2.47mΩ.cm2，較常規(guī)LDMOS結構的3.44mΩ.cm2分別降低了25％和28.2％。由于LDT-LDMOS的單位耐壓量分別達到了38.4V/μm和42.7V/μm，超過傳統(tǒng)硅器件的30V/μm，突破了“硅極限”，減小了器件表面積,使得器件集成度得以提高。
　　其次，本論文提出了具有N型覆蓋層

5、的新型硅基超結LDMOS結構（N Covered SJ LDMOS），該結構針對襯底輔助耗盡效應，在常規(guī)超結LDMOS漂移區(qū)的P型柱區(qū)上通過離子注入或擴散形成一層N型覆蓋層。器件反偏時通過N型覆蓋層耗盡部分P型柱區(qū),使超結區(qū)N型柱區(qū)和P型柱區(qū)達到電荷平衡，消除了襯底輔助耗盡效應，從而提高了器件的擊穿電壓。同時,當器件開啟時，N型覆蓋層提供了一條額外的導電通道，從而降低了器件的比導通電阻。利用軟件ISE-TCAD仿真分析得出,當漂移區(qū)長度

6、均為5μm時，N型覆蓋層超結LDMOS的擊穿電壓為119V，較常規(guī)的LDMOS的擊穿電壓103V，常規(guī)超結LDMOS的擊穿電壓55V，分別提高了15.5％和116.3％。N Covered SJ-LDMOS結構的比導通電阻為1.58mΩ.cm2，較常規(guī)LDMOS和常規(guī)超結LDMOS的2.6mΩ.cm2和1.9mΩ.cm2，分別降低了39.2％和16.8％。
　　最后，本論文針對以上提出的兩種新結構與傳統(tǒng)結構的不同，提出在傳統(tǒng)器件制