基于RTL的自動化毛刺檢測與邏輯優(yōu)化.pdf

1、隨著集成電路功耗密度的不斷提高，人們越來越關(guān)注低功耗的芯片設計方法。在現(xiàn)代電路的功耗中，毛刺功耗作為電路動態(tài)功耗的重要組成部分，開始受到重視。但是毛刺功耗的優(yōu)化有著難以建模和難以在比RTL更高的層次實現(xiàn)的問題。
　　本文針對RTL電路的特點，提出了基于RTL電路結(jié)構(gòu)靜態(tài)分析的方法，來提取電路信息并篩選和搜索出電路潛在毛刺問題的方法。并且在此基礎上實現(xiàn)了基于模板的組合邏輯重組，選擇器網(wǎng)絡優(yōu)化，信號與計算以及毛刺時鐘隔離四種改進毛刺功

2、耗的技術(shù)。
　　文章使用PERL語言編程實現(xiàn)了電路結(jié)構(gòu)和參數(shù)信息的提取以及潛在毛刺的篩選搜索工作，并實現(xiàn)了四種毛刺優(yōu)化技術(shù)算法。基于以上程序，本文選取了幾個有代表性的電路，用仿真波形文件對優(yōu)化后的電路進行功耗、面積和時序模擬。實驗表明，在使用毛刺功耗優(yōu)化算法之后，在輸入信號有毛刺時電路中，動態(tài)功耗有17％左右的下降，與之對應的面積開銷為4%。本文最后對優(yōu)化后的電路進行了物理設計，探索了后端流程對本文工作的影響，結(jié)果證明雖然功耗的優(yōu)