STT-MTJ建模與相關保留寄存器研究.pdf

1、便攜式設備和可穿戴設備快速發(fā)展，使得人們對設備的續(xù)航時間越來越關注。落實到芯片設計，則是對低功耗的需求日益強烈。再加上先進工藝下的泄漏功耗占芯片總功耗的比例上升，低功耗技術中的待機功耗優(yōu)化技術顯得尤為重要。實現(xiàn)低待機功耗的最直接而有效的方法就是使用電源門控技術(Power Gating)，但是電源關斷后，被關斷模塊內部的狀態(tài)數(shù)據(jù)也會丟失。
　　解決斷電后數(shù)據(jù)丟失的辦法是使用保留寄存器(Retention Register)。但傳統(tǒng)

2、的保留寄存器有如下缺點:缺點一是沒有徹底斷電，增加了待機功耗。主電源(primary power supply)斷電后，數(shù)據(jù)保留電路仍然在工作，當寄存器數(shù)量較多時，仍然會引起較大的待機功耗;缺點二是，增加了布局布線難度。一方面由于使用雙電源供電，在布局布線時，不僅需要為主電源留出面線空間，還需要為輔助電源(backup power supply)留出布線空間;另一方面，數(shù)據(jù)保留電路的控制信號不能關斷，在可關斷電壓域中必須使用常通電標準單

3、元(Always OnStandard Cell)傳輸這些控制信號。
　　隨著非易失性存儲器（Non-volatile Memory, NVM）的發(fā)展，可以使用基于非易失性存儲單元的寄存器。由于NVM斷電后數(shù)據(jù)不會丟失，本身就具有數(shù)據(jù)保留功能，無需使用雙電源供電。在眾多的非易失性存儲單元中，自旋轉移力矩磁隧道結（Spin-Torque-Transfer Magnetic Tunnel Junction，STT-MTJ）因為有著非易

4、失性，無限的寫次數(shù)、兼容CMOS工藝、不會增加器件面積以及良好的可縮放性等諸如多優(yōu)點而得到了廣泛的研究。本文對STT-MTJ、STT-MTJ關鍵讀寫電路及STT-MTJ在寄存器中的應用做了系統(tǒng)的研究，主要工作內容如下:
　　(1)對STT-MTJ仿真模型進行了研究:基于STT磁隧道結的物理方程，包括電阻、臨界電流、翻轉條件以及熱擾動等物理方程，建立了可與CMOS電路聯(lián)合仿真的行為模型，并使用HSPICE進行了初步驗證。
　　

5、(2)對STT-MTJ的寫入電路進行了研究，分析了驅動強度與MTJ翻轉功耗、寫延遲的關系，并探討了在STT-MTJ寄存器應用中如何選擇MTJ寫電路的驅動強度。
　　(3)對STT-MTJ的讀取電路進行了研究，分析了管子大小與讀延遲、讀干擾的關系，分析了讀取電路對電荷的敏感性，并指出在電路實現(xiàn)時的注意事項。
　　(4)對STT-MTJ寄存器及STT-MTJ保留寄存器進行了研究，分析了傳統(tǒng)STT-MTJ寄存器，并指出其存在的速度