高性能嵌入式CPU旁路轉換單元設計.pdf

1、隨著嵌入式微處理器逐漸廣泛應用于生產與生活中的各個方面，性能與功耗成為嵌入式徽處理器設計的重要指標，而旁路轉換緩沖單元在嵌入式徽處理器的這兩個指標上中有重要作用，因此旁路轉換單元的研究對嵌入式處理器的設計有重要意義。本文以杭州中天微系統(tǒng)公司的CK510系列高性能嵌入式處理器以及其仿真平臺為研究基礎，重點圍繞高性能嵌入式處理器旁路轉換單元展開研究。本文的主要研究內容和創(chuàng)新點包括以下內容:
　　1.提出一種基于連續(xù)頁面合并回收的旁路轉

2、換技術?；诔绦蜻B續(xù)頁面分配訪問的局部性特征，通過分析基準測試程序的行為，提出一種適用于高性能嵌入式處理器的基于連續(xù)頁面合并回收的TLB地址映射方法。該方法的主要思想為在基于兩路組相聯(lián)結構的MainTLB基礎上，設計一個用于合并回收頁面的RTLB，來存放由于兩路組相連造成的沖突導致被替換的舊表項，同時合并可以合并的表項，在以后需要該舊表項時不需要重新查找頁表，可以快速獲得。選取EEMBC中的一些應用程序進行實驗，實驗結果顯示本文的TLB

3、在缺失率上有顯著提高。在對RTLB的替換策略選擇上可以采用LRU或者FIFO兩種方式，并對這兩種方式的硬件實現做了詳細說明，并進行了不同替換策略、表項數目的實驗研究。
　　2.提出一種基于連續(xù)頁面合并以及PTE基址緩存的硬件載入技術。對TLB訪問時間分析得知硬件載入時間在整個TLB訪問過程總時間中占有巨大比例，提出對硬件載入改進的兩種方法，分別是:a）合并MainTLB中物理頁號、虛擬頁號均連續(xù)的兩個表項，擴大了MainTLB容量