電能計量的低功耗集成電路實現(xiàn)及采樣方法研究.pdf

1、降低電能計量集成電路的功耗可以減少電能表給電網帶來的額外功耗，能夠延長電能表中備用供電電池的使用時間，提高電能表防竊電的靈敏度，降低電能表的制造成本。
　　本文從結構級設計的低功耗策略出發(fā)，給出了普通電能計量中時域積分算法的一種數(shù)字集成電路設計實現(xiàn)方法。通過將時域積分算法轉化為多速率數(shù)據處理，降低了對運算能力的要求，減少了翻轉率。針對其運算類型和數(shù)據更新率逐級降低的特點，設計了有專用指令集和專用結構的數(shù)字信號運算單元。由多數(shù)據率運

2、算狀態(tài)機進行合理調度，通過復用運算單元，在電路翻轉率為33.288％的情況下完成了所有的運算任務。針對運算任務設計所需的運算指令集，減少了冗余電路、簡化了電路結構，降低了功耗。
　　在計量性能測試達到設計指標的前提下，從已知的工藝條件來看，芯片使用0.25μm的工藝，其數(shù)字電路消耗的電流與使用0.18μm工藝的當前主流同類芯片的數(shù)字電路電流相當，即在同等工藝下，芯片的數(shù)字電路功耗將僅有其他芯片的1/2左右。應用此電路設計方法的電能

3、計量集成電路已經商業(yè)化并量產數(shù)千萬片。
　　現(xiàn)有的關于諧波電能計量方法的研究工作大都集中在對采樣數(shù)據的后處理上，需要依賴復雜的算法進而需要強大的數(shù)字信號處理能力進行實現(xiàn)，運算量大。即使是同步采樣的方法，同樣存在運算量大或者生成同步采樣時鐘的電路結構復雜、設計代價大等不足之處。
　　本文從減少運算量、簡化電路結構、降低功耗、適合集成電路設計實現(xiàn)的角度，充分結合過采樣模數(shù)轉換器的結構特點，提出了一種用于諧波電能計量的非均勻同步過

4、采樣方法;詳細介紹了非均勻同步過采樣時鐘的產生原理，分析了各個設計參數(shù)之間的相互關系以及它們對采樣結果的影響，確定了采樣過程在諧波帶寬內帶來的采樣噪聲以及頻譜泄漏的分布和幅度，并確定了采樣過程對諧波信號的幅值和相位的調制影響，給出了選擇快速傅里葉變換運算點數(shù)的方法。
　　非均勻同步過采樣方法利用過采樣和時鐘的非均勻特性，降低了對過采樣時鐘頻率分辨率的要求，大幅減少了延時單元的個數(shù)，簡化了電路結構。通過合理設計過采樣率、過采樣和降采

5、樣兩個階段中非均勻采樣時鐘頻率的概率分布以及變化周期，減小了非均勻采樣噪聲對諧波頻譜的調制影響，保證了非均勻過采樣時鐘是統(tǒng)計意義上跟蹤基波頻率的同步采樣時鐘。
　　采樣數(shù)據可以作為均勻同步采樣序列直接進行快速傅里葉變換，無需消除非均勻采樣噪聲或者消除頻譜泄漏的額外運算，大幅減小了對后續(xù)處理運算能力的要求。各次諧波在頻譜上的位置也不再隨基波頻率變化而波動，可以根據算法帶來的增益衰減進行固定補償，從而降低了對降采樣低通濾波器通帶設計指

6、標的要求，簡化了其電路結構，降低了功耗。
　　在延時單元個數(shù)ND=11的情況下，非均勻同步過采樣和降采樣帶來的采樣噪聲和頻譜泄漏幅度均接近或者小于∑-Δ過采樣模數(shù)轉換器量化噪聲的幅度-120dB。若增大ND的值，會得到更小的測量誤差。
　　本文還針對采樣時鐘的非均勻和同步特性，在傳統(tǒng)的正交解調方法的基礎上，提出了正交信號恢復環(huán)路測量基波頻率的方法，消除了非均勻時鐘的頻率時變等因素的影響。環(huán)路控制量不是傳統(tǒng)鎖相環(huán)或者自動頻率控