大容量OTP存儲器的設計與研究.pdf

1、OTP存儲器給用戶提供了一定的空間進行數(shù)據(jù)和信息的自由配置,而且只能進行一次可編程,其具有較高的可靠性,極強的穩(wěn)定性和抗輻照的能力,被廣泛地運用于密鑰保存、嵌入式存儲及軍事、航天等領域。本文基于CMOS0.18—制造工藝,設計并實現(xiàn)了一款具有256Kbits的大容量高密度OTP存儲器。
　　根據(jù)理論分析與測試,論文提出了一種可靠性高、可行性強的OTP存儲單元設計方案。確定了 OTP存儲器外圍電路的設計方案,對實現(xiàn)存儲器工作性能的主

2、要電路模塊進行了詳細介紹,并通過分析與仿真相結合的方式證實其功能的正確性。存儲器的數(shù)據(jù)寬度為8bit,共有15個地址信號,3個使能控制信號,8個數(shù)據(jù)輸入輸出端口,2個電源地信號輸入端。其中地址信號采用分級譯碼的方式對存儲單元進行尋址訪問,具有較高的驅(qū)動能力,提高了地址選擇的準確性;存儲器的編程電壓來自外部電源,主要采用兩級電荷泵結構對編程高壓進行控制和傳遞,使芯片內(nèi)部的高壓信號有控制性的進行編程,避免對常壓電路產(chǎn)生干擾;數(shù)據(jù)讀取電路中最

3、主要的是靈敏放大器與D IC E鎖存電路兩個模塊,分別控制存儲單元數(shù)據(jù)的采樣和數(shù)據(jù)在傳輸過程中的鎖存,確保數(shù)據(jù)從芯片內(nèi)部讀出的正確性。以上電路的邏輯功能均經(jīng)過Spectre仿真得到驗證。
　　大容量OTP存儲器最終以版圖形式實現(xiàn),設計中考慮了存儲陣列、外圍電路及 I/O PAD的布局布圖,電源地線的規(guī)劃,確定走線方式。版圖的設計中除了根據(jù)電路設計確定器件的尺寸與連接關系外,必須以提高版圖的質(zhì)量為宗旨,考慮存在的可制造性設計的問題,

4、優(yōu)化版圖面積,提高芯片制造率。本文介紹了存儲器中主要模塊的版圖結構,并指出設計值得關注的特殊點。對設計的版圖使用Calibre進行了物理驗證,確定其滿足D R C和 L V S檢測,并提取了寄生參數(shù),將器件的參數(shù)具體化準確化,以最接近實際的方式模擬存儲器數(shù)據(jù)的寫入和讀取過程,后仿真結果與前仿真基本一致。
　　最后對流片成功后的芯片進行了封裝及測試,對其存儲容量及工作性能進行實物測試。測試結果表明本文成功設計并實現(xiàn)了一款256Kbi