基于計算模型的體系結構模擬器研究.pdf

1、隨著對處理器性能提升需求的不斷增長，如何快速且有效地驗證處理器設計的正確性和性能的高效性變得越來越具有挑戰(zhàn)性。體系結構模擬器是一種模擬處理器硬件全部或者部分行為的工具軟件，并且可以通過簡單地修改參數(shù)來方便地模擬不同的目標體系結構的行為。因此，模擬器受到了眾多處理器設計和體系結構相關領域研究人員的廣泛使用。
　　目前使用最為廣泛的完全詳細模擬的周期精確體系結構模擬器，雖然這樣的模擬器可以保證結果的精確性，但是這類模擬器普遍存在開發(fā)周

2、期漫長和運行速度緩慢兩個方面的問題。現(xiàn)有的絕大多數(shù)對周期精確模擬器進行優(yōu)化的研究工作主要包括對模擬器架構的優(yōu)化和對模擬器性能的優(yōu)化，但是這些研究成果都無法同時解決上述的兩個問題。另一種類型的模擬器是基于抽象模型的模擬器。這種類型的模擬器的設計思想主要是通過提升模擬器設計模型的抽象層次，即通過計算而非模擬的方式實現(xiàn)模擬器部分或者全部的硬件部件的功能，從而對模擬器的設計和性能進行優(yōu)化的方式。Interval Simulation就是基于部分

3、抽象模型的設計思路。它的設計假設是只有Miss事件才是對性能結果有重要影響的因素。因此，在模擬過程中，精確模擬造成Miss的事件，而忽略其他非Miss事件的影響。通過只關注造成Miss的事件模擬，達到提升模擬器模擬速度的目標。但是由于需要得到Miss事件的精確結果，對于目標體系結構最終性能結果具有重大影響的一些硬件部件，如高速緩存器等，還是需要基于完全詳細模擬的。同時，interval simulation也存在一些精確性方面的問題。由

4、于主要關注Miss事件，而忽略了正常模擬指令流的評估，該模擬器對目標體系結構的最終性能模擬的結果會存在很大的偏差，達到15.62％。
　　本文從更高抽象層次的基于完全抽象模型的角度出發(fā)，提出了基于計算模型模擬器的設計思路。這種設計思路首先從目標體系結構中選取出對模擬器模擬的最終性能結果具有重大影響的模塊進行相應的計算模型的建立，然后利用這些計算模型計算出每一條指令到達流水線各個階段的時鐘周期——包括取指周期、調度周期、執(zhí)行周期、完

5、成周期和提交周期，從而獲得目標體系結構最終模擬執(zhí)行的性能結果。這種模擬器的設計思路最大的優(yōu)勢在于完全不需要構建并實現(xiàn)完整的流水線和相關的硬件部件（包括分支預測器和高速緩存器等）進行具體地模擬執(zhí)行，有利于簡化模擬器的設計和提升模擬器的性能。本文的主要貢獻包括:
　　分析研究當前主流的周期精確模擬器的設計思路，發(fā)現(xiàn)并指出了造成此類模擬器設計結構復雜且運行速度緩慢的主要原因。分析研究intervalsimulation的設計思路，并指出

6、基于計算模型模擬器與之的不同之處。
　　提出了基于計算模型模擬器的設計思路，并在此基礎上根據對目標體系結構性能結果具有重大影響的因素設計實現(xiàn)三個計算模型，分別為亂序執(zhí)行流水線計算模型、分支預測錯誤計算模型和高速緩存失效計算模型。
　　實驗結果表明，基于計算模型模擬器在最終的性能結果的誤差率僅為2.47％的情況下，和模擬相同目標體系結構的一款周期精確模擬器的運行速度的加速比達到了22.74倍，并且實際的運行速度達到了1.27M