超高頻RFID閱讀器中ΣΔFractional-NPLL頻率綜合器的設計.pdf

1、無線多媒體終端的便攜化和手持化快速發(fā)展使得高性能低成本的收發(fā)機的需求越來越廣泛。本文對頻率綜合器這一無線收發(fā)機的核心組成模塊進行了研究,對鎖相環(huán)頻率綜合器(PLL-FS)的相位噪聲模型進行了推導與分析,重新歸納了VCO的相位噪聲模型,對頻率綜合器的快速頻率校正做了深入的研究并提出了相應的改進方法。具體研究內容如下:
　　首先,介紹了直接數字、直接模擬及鎖相環(huán)頻率綜合器的實現原理,并重點介紹了鎖相環(huán)頻率綜合器的基本組成模塊,包括鑒頻

2、鑒相器(PFD)、電荷泵(CP)、環(huán)路濾波器(LPF)、壓控振蕩器(VCO)及分頻器(FD)等。詳細地分析了整數及小數ΣΔ分頻鎖相環(huán)的相位噪聲模型及他們各自的應用場合。
　　接著,對ΣΔ調制器、LC-VCO、自動頻率校正技術做了深入的研究。比較了不同類型、不同階數的ΣΔ調制器對小數雜散的影響;分析了LC振蕩器較為常用的三種相位噪聲模型,對比了電流偏置型 LC-VCO與電壓偏置型 LC-VCO的優(yōu)缺點;總結了提高VCO相位噪聲性能的

3、各種設計方法,以及幾種目前應用比較多的自動頻率校正技術,為了進一步縮短鎖相環(huán)的頻率切換時間本文采用了絕對頻率校正技術設計了一款自動頻率校正電路。經過子模塊的仿真及整個系統(tǒng)的仿真證明了本文設計的自動頻率校正電路能夠正確地選擇最合適的子帶。
　　最后,在前面的理論分析及各種電路解決方案的基礎上,本文采用 UMC0.18μm CMOS工藝實現了一款應用于射頻閱讀器的帶ΣΔ調制器的小數分頻鎖相環(huán)頻率綜合器。其所實現的性能指標如下所述: