基于SoC的邊界掃描測試硬件系統(tǒng)的設計.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、邊界掃描測試技術是一種可測性設計技術，可用于實現(xiàn)芯片級、板級甚至系統(tǒng)級的電路測試和故障診斷。隨著集成電路設計和制造工藝的不斷進步，邊界掃描測試技術正得到越來越多的關注。但由于目前國內缺乏標準的測試平臺，利用邊界掃描測試機制進行電路測試和診斷還較為少見。 本文在分析邊界掃描測試技術的基本原理及IEEEll49．1標準的基礎上，提出并討論了一種基于SoC的邊界掃描測試硬件系統(tǒng)的設計方案。根據(jù)設計流程，首先將邊界掃描測試硬件系統(tǒng)劃分成

2、邊界掃描主控器、通信控制模塊和測試存儲器模塊三個部分，其中邊界掃描主控器是該系統(tǒng)的核心部分，又可以細分為CPU和邊界掃描接口兩個模塊。然后利用QuartuslI軟件對各模塊進行設計、綜合、仿真，最后下載到FPGA芯片中進行調試。調試結果表明，該測試硬件系統(tǒng)產生的測試信號完全滿足IEEEll49．1標準的時序要求，可用于集成電路和印制電路板的邊界掃描測試。 本課題利用Altera公司的Nios開發(fā)板作為硬件開發(fā)平臺，借助Quart

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論