片上互連的構件優(yōu)化.pdf

1、片上多核系統(tǒng)(Multi-Processor System-on-Chip，MPSoC)已經成為高性能嵌入式系統(tǒng)的主要選擇。研究人員提出了片上互連網絡(on-chipinterconnection network)來滿足未來多/眾核系統(tǒng)的高帶寬、低延遲的通信需求。
　　 路由器是片上互連網絡的關鍵部件，路由器設計的優(yōu)劣在很大程度上決定了整個片上互連網絡的性能。本文提出了一種投機設計，保證了虛通道和交叉開關分配結果的一致性，提高了

2、投機效率，并采用路由計算和微片寫緩存并行執(zhí)行技術，可同時在網絡低負載和高負載下有效地縮短微片通過路由器的延遲，并將路由計算的延遲隱藏在微片同步的延遲中。與普通5級流水路由器相比，本文設計的路由器在不同的通信量下可以減小10％～28％的網絡延遲。與現(xiàn)有的投機策略相比，本文的設計頻率更高，面積和功耗的開銷更小，可以獲得4.4％的性能提升。
　　 拓撲結構決定了片上互連網絡中各個節(jié)點的分布，對網絡延遲有著重要影響。當前芯片的平面工藝使

3、得在片上互連網絡中只能使用低維度的拓撲。本文通過模擬仿真和物理綜合，在網絡成本相同的情況下，對三種拓撲進行了評估。實驗表明，二維Torus具有最佳的性能。同時通過crossbar和片上互連網絡的對比，發(fā)現(xiàn)crossbar在連接8個節(jié)點時性能優(yōu)于片上互連網絡，并且具有更小的面積和功耗，而當節(jié)點數(shù)目上升時，crossbar的性能迅速下降。
　　 隨著片上互連網絡的規(guī)模越來越大，軟件仿真已經無法滿足片上互連網絡的驗證需求。本文設計了串