高性能雷達信號處理系統(tǒng)硬件設(shè)計.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、雷達技術(shù)的迅猛發(fā)展對雷達信號處理系統(tǒng)不斷提出更高的要求。其算法復(fù)雜、數(shù)據(jù)量大、實時性強的特點，要求信號處理系統(tǒng)有高運算能力、高處理速率、高數(shù)據(jù)吞吐能力和大存儲容量。在不斷提升的系統(tǒng)性能要求下，本文論述了一種高性能雷達信號處理系統(tǒng)的硬件設(shè)計實現(xiàn)。
　　文章主要討論了一種基于XilinxFPGA及VPX(VITA46)架構(gòu)的高性能雷達信號處理系統(tǒng)的設(shè)計方案，詳細分析了系統(tǒng)指標(biāo)與系統(tǒng)結(jié)構(gòu)并全面論述了整個系統(tǒng)各部分的設(shè)計方案和硬件實現(xiàn)。系

2、統(tǒng)包括高速信號采集/回放板卡、高速大容量數(shù)據(jù)存儲板卡、高速信號處理板卡、高速信號交換板卡及高速系統(tǒng)背板等五類板卡。各類板卡通過高速VPX總線連接并被組裝在雷達信號處理機箱內(nèi)構(gòu)成一套高擴展性、高性能的雷達信號處理系統(tǒng)。
　　系統(tǒng)全采用XilinxVirtex5FPGA高速現(xiàn)場可編程邏輯器件為主處理器及主控制器。信號采集/回放板使用基于FMC(VITA57)高速接口的子母板設(shè)計，提高了系統(tǒng)的靈活性和通用性；大容量數(shù)據(jù)存儲板采用由高密度

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論