65nm高性能工藝流程之低溫選擇性鍺硅外延技術的研究.pdf

1、目前,半導體主流技術已經(jīng)步入納米時代,而C M O S邏輯工藝流程也遇到越來越大的挑戰(zhàn)。本文針對我國半導體工業(yè)界最先進的、處于國際前沿的65 nmCMOS邏輯高性能工藝中關鍵工藝技術中的低溫選擇性鍺硅外延生長工藝技術和相關的器件結構提出了改良和創(chuàng)新。
　　 本論文的主要研究內容和成果如下:
　　 (1)系統(tǒng)研究了65nm高性能工藝流程中“低溫選擇性鍺硅工藝”的關鍵工藝參數(shù),特別針對選擇性、鍺濃度、溫度幾個方面作了實驗論證

2、和理論研究。
　　 (2)65nm工藝中的選擇性鍺硅外延生長對于生長表面的要求是極為苛刻并且非常難以控制,所以如何提高選擇性鍺硅外延表面潔凈度和如何使鍺硅表面處理更加適合半導體工業(yè)化制造生產成為了65nm工藝研發(fā)中一個難點。本文所提出的“快速退火去除氧化物”加上HF-last的濕法清洗創(chuàng)新技術能夠很好地解決這個65nm工藝研發(fā)中的技術難點。
　　 (3)由于源/漏區(qū)選擇性鍺硅外延技術在65nm工藝中的應用,C M O S

3、器件結構和工藝流程發(fā)生了革命性的變化,原先的器件結構和工藝流程完全無法滿足65 nm工藝的要求,本文針對選擇性鍺硅工藝提出了新型工藝流程和CMOS器件結構。提出了由氮化硅和氧化硅組成的“柵極保護犧牲層”概念,能夠在不增加任何光罩層的前提下,完全滿足65 nm高性能工藝流程的要求。
　　 65nm高性能工藝的研究與工藝優(yōu)化是目前世界半導體制造領域的重要研究課題,本文所研究的內容具有很好的理論意義和很高的實用價值。而與之相關的工藝研