頻率綜合器組合模擬與器件模型參數(shù)優(yōu)化提取技術的研究.pdf

1、電路模擬仿真對于電路設計是不可缺少的。隨著電路結構日益復雜，規(guī)模不斷增大，電路仿真需要考慮器件模型、仿真精度以及仿真時間等諸多問題。在電力電子領域的電路仿真設計中經常需要建立光耦器件的模型，而有些特殊的光耦器件，例如可控硅輸出的光耦器件，目前模擬軟件(如Pspice)的器件庫中尚未提供。本文基于Pspice的ABM工具建立了能用于Pspice仿真的光耦可控硅的宏模型，并采用組合優(yōu)化提取的方法獲得宏模型中的模型參數(shù)值，提高了參數(shù)提取的精度

2、。最后采用Pspice軟件對建立的光耦模型以及應用電路進行了仿真分析。對于仿真時間與精度互為矛盾的問題，本文結合所設計的鎖相環(huán)頻率綜合器進行了相關討論。
　　 在鎖相環(huán)頻率綜合器的分析與設計部分，本文介紹了鎖相環(huán)頻率綜合器的基本原理，分析了環(huán)路中各個模塊的噪聲傳遞函數(shù)以及自身產生的噪聲源。本文基于TSMC0.18μm工藝設計了一個頻段為5.15GHz～5.35GHz的鎖相環(huán)頻率綜合器，用于無線通信系統(tǒng)。在系統(tǒng)設計上，使用Matl

3、ab/Simulink工具構建了鎖相環(huán)的系統(tǒng)模型，并進行了系統(tǒng)設計參數(shù)和功能的驗證。在電路設計方面詳細論述了壓控振蕩器、∑△調制分數(shù)分頻器、鑒頻鑒相器、電荷泵、環(huán)路濾波器的工作原理和實現(xiàn)方法，研究了各模塊實現(xiàn)電路的優(yōu)勢和存在的各種非理想效應并針對這些非理想效應給出了相應的改進技術。在此基礎上，在Cadence設計環(huán)境下完成了所有電路的設計工作，并給出了相應的仿真結果。針對工作在GHz頻段的大規(guī)模集成電路仿真時間過長的問題，本文的最后探討