基于FPGA的低相噪DDS的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、直接數(shù)字頻率合成DDS( Direct Digital Frequency Synthesizer )技術(shù)的發(fā)明和應(yīng)用是頻率合成領(lǐng)域里的一次革命。隨著數(shù)字電路和微電子技術(shù)的發(fā)展,DDS技術(shù)日益顯露出它的優(yōu)越性。目前,DDS技術(shù)己經(jīng)在通信、雷達(dá)、電子對(duì)抗和儀器儀表等領(lǐng)域得到了十分廣泛的應(yīng)用。直接數(shù)字頻率合成器是一種全數(shù)字化的頻率合成器,由相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器和低通濾波器構(gòu)成。它具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位

2、連續(xù)等優(yōu)點(diǎn),但DDS輸出信號(hào)雜散較大,這一點(diǎn)限制了它的進(jìn)一步推廣應(yīng)用。本課題是基于FPGA為核心實(shí)現(xiàn)的。使用Xilinx公司的Spartan-3E系列的XC3S100E,整個(gè)系統(tǒng)由Verilog HDL語(yǔ)言編程,開(kāi)發(fā)軟件為ISE8.2i,DDS頻率分辨率可達(dá)0.035Hz。經(jīng)過(guò)仿真分析,證實(shí)了所采用的優(yōu)化設(shè)計(jì)方法對(duì)輸出信號(hào)數(shù)字譜的改善達(dá)到了30dB。本文首先介紹了基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA )實(shí)現(xiàn)DDS技術(shù)的意義并介紹了DDS的現(xiàn)狀

3、和發(fā)展；然后介紹了DDS的基本理論,對(duì)其輸出信號(hào)的頻譜進(jìn)行了分析,其中重點(diǎn)討論了相位截?cái)鄬?duì)DDS輸出頻譜的影響并進(jìn)行了仿真；接著介紹了FPGA的基本結(jié)構(gòu)和開(kāi)發(fā)流程,對(duì)實(shí)現(xiàn)DDS各個(gè)模塊的設(shè)計(jì)做了詳細(xì)的闡述。本設(shè)計(jì)中采用三種方法抑制雜散,第一使用改善的Nicholas相位累加器；第二將DDS專(zhuān)用芯片中所使用的幅度表壓縮技術(shù)用于實(shí)現(xiàn)DDS的設(shè)計(jì)中,將壓縮比提高到113.7：1,很好的改進(jìn)了直接數(shù)字頻率合成的雜散抑制性能；第三采用幅度抖動(dòng)注入