納米尺度全定制-半定制混合設(shè)計方法研究.pdf

1、靜態(tài)隨機(jī)存儲器SRAM和乘法器作為嵌入式CPU中最主要的兩個功能模塊，早已成為現(xiàn)代數(shù)字集成電路設(shè)計領(lǐng)域的研究熱點。隨著集成電路制造工藝進(jìn)入納米級別和市場對產(chǎn)品要求越來越多樣化，SARM和乘法器的設(shè)計面臨更加苛刻的挑戰(zhàn)。本文圍繞納米工藝下嵌入式CPU中高性能SRAM和乘法器的設(shè)計展開以下幾個方面的研究探索：
　　 ⑴針對納米工藝下全定制SRAM設(shè)計存在的設(shè)計復(fù)雜性高、設(shè)計周期長、可靠性和穩(wěn)定性難以保證等問題，本文對SRAM的模擬模

2、塊、數(shù)字模塊以及涉及關(guān)鍵路徑的電路進(jìn)行分類研究，采用全定制／半定制相結(jié)合的方法進(jìn)行設(shè)計，利用全定制方法設(shè)計關(guān)鍵模塊保證SRAM的高性能，利用半定制方法設(shè)計非關(guān)鍵模塊提高設(shè)計效率，降低設(shè)計成本。
　　 ⑵針對傳統(tǒng)全定制SRAM設(shè)計時對不同容量SRAM采用基本模塊復(fù)制技術(shù)所造成較小容量SRAM面積和功耗嚴(yán)重浪費的問題，本文利用半定制設(shè)計方法設(shè)計效率高的特點對不同容量SRAM定量設(shè)計基本驅(qū)動電路，使驅(qū)動電路的驅(qū)動能力和負(fù)載達(dá)到合理比例

3、，可以有效降低較小容量SRAM的面積和功耗損失。
　　 ⑶針對Module Compiler、Design Ware等工具自動生成的乘法器速度性能不高且部分積壓縮器種類的單一、納米工藝下連線延時嚴(yán)重等問題，本文對乘法器的部分積產(chǎn)生模塊電路進(jìn)行了改進(jìn)，在部分積壓縮模塊設(shè)計時應(yīng)用了如4-2、7-3等新型壓縮器，并且使用全定制方法設(shè)計關(guān)鍵路徑上的部分電路，有效地提高了乘法器的速度性能。
　　 ⑷針對應(yīng)用新型壓縮器電路設(shè)計乘法器