

已閱讀1頁,還剩107頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、該文介紹了光纖通信系統(tǒng)的基本原理和應用于光纖通信的CRC的基本原理以及幾種常見的CRC結構(方案),并對各種結構CRC的優(yōu)缺點作了闡述,針對目前CRC中應用最為廣泛的鎖相環(huán)(PLL)技術,文章作了較為詳細的分析.在此基礎上,文中提出子一種新型的CRC電路結構--注入同步結合PLL(IPLL)型的CRC.該結構的CRC揚原有同步振蕩器(SO)和PLL電路之長,避其之路,解決了簡單PLL電路易失鎖,SO電路穩(wěn)定性差的問題.定時抖動和相位噪聲
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS超高速時鐘恢復電路研究.pdf
- 超高速時鐘恢復電路設計.pdf
- 超高速時鐘恢復電路的研究與芯片設計.pdf
- 超高速時鐘數據恢復電路及分接器電路研究.pdf
- 超高速并行時鐘數據恢復電路的研究與設計.pdf
- 超高速單片時鐘恢復數據判決與1:4分接電路設計.pdf
- 高速低噪聲鎖相時鐘恢復電路研究.pdf
- 高速時鐘恢復電路的ASIC研究與設計.pdf
- 多通道高速時鐘數據恢復電路設計.pdf
- 高速SerDes系統(tǒng)的時鐘恢復電路設計研究.pdf
- 高速SerDes中時鐘數據恢復電路的設計研究.pdf
- USB中高速全數字時鐘恢復電路的設計.pdf
- RFID鎖相時鐘恢復電路的設計.pdf
- 10Gb-s CMOS時鐘恢復電路.pdf
- 2.5gbps時鐘數據恢復電路的設計
- 基于PLL的時鐘數據恢復電路設計.pdf
- 高性能時鐘數據恢復電路的設計與實現.pdf
- 光纖傳輸系統(tǒng)用超高速時鐘恢復集成電路研究.pdf
- SerDes中時鐘數據恢復電路的設計與驗證.pdf
- 光接收芯片內時鐘數據恢復電路的設計.pdf
評論
0/150
提交評論