可編程邏輯器件加密設計與實現(xiàn).pdf

1、可編程邏輯器件既繼承了專用集成電路的大規(guī)模、高集成度、高可靠性的優(yōu)點，又克服了專用集成電路設計周期長、投資大、靈活性差的缺點，逐步成為復雜數(shù)字硬件電路設計的理想首選。在投入數(shù)月之久的設計工作后，最令人害怕的莫過于辛辛苦苦的設計成果失竊。因此，可編程邏輯器件的安全問題也越來越受到人們的關注。
　　對于采用SRAM（static random access memory）工藝的可編程邏輯器件而言，要求每次上電，對可編程邏輯器件進行重配

2、置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設計。對于Flash/Anti-Fuse工藝的可編程邏輯器件而言，通過解除芯片上的安全位，讓芯片允許讀回作業(yè)，如此竊賊就能獲得器件中的電路。為了保護知識產權，有的可編程邏輯器件現(xiàn)在能夠對比特流進行加密。然而，對于不具備嵌入式比特流加密手段來加密配置比特流的可編程邏輯器件而言，需要在生產過程中增加步驟對可編程邏輯器件中的密鑰進行編程，因而提高了成本。對于大批量應用，使用加密存儲卡的性價比會更

3、高一些。
　　本文對可編程邏輯器件存在的保密性問題進行深入的分析，提出使用加密存儲卡加入安全認證的可編程邏輯器件加密設計方案，對現(xiàn)有的可編程邏輯器件加密設計方案進行改進，在簡化電路、降低成本的基礎上，加強了安全性。在可編程邏輯器件中和加密存儲卡中的算法計算結果匹配之前，這一方案禁用可編程邏輯器件中的設計，因此，即使獲取了配置數(shù)據(jù)比特流，設計也是安全的。
　　隨機數(shù)發(fā)生器在加密系統(tǒng)的密鑰生成、加密存儲等很多方面有著廣泛的應用，

4、很多加密系統(tǒng)的安全性直接依賴于產生的密鑰的不可預測性以及非相關性。雖然隨機數(shù)發(fā)生器有著廣泛的應用，但產生真隨機數(shù)的隨機數(shù)發(fā)生器卻很少。其中與IC（Integrated Circuit）工藝兼容的隨機數(shù)生成有三種方法：放大電路噪聲、振蕩采樣和混沌電路。本文提出了一種新的基于FPGA（Filed Programmable Gate Array）時延不確定性的隨機數(shù)發(fā)生器的實現(xiàn)方案，更易于使用FPGA設計實現(xiàn)。本文提出的方案通過了美國商務部國