eda課程設計--乒乓游戲機

1、<p><b>　　摘 要</b></p><p>　　《EDA技術》是電子信息科學與技術專業(yè)學生在電子技術實驗技能方面綜合性質的實驗訓練課程，其目的和任務是通過一周的時間，讓學生掌握EDA的基本方法，熟悉一種EDA軟件（VHDL），并能利用EDA軟件設計一個電子技術綜合問題，為以后進行工程實際問題的研究打下設計基礎。</p><p>　　關鍵詞：EDA；

2、VHDL； 實驗設計</p><p><b>　　Abstract</b></p><p>　　"EDA technology" is the electronic Information Science and Technology students test the integrated nature of training courses i

3、n electronic technology experiment skills, their purpose and mission through the week, so that students master the basic method of EDA, a familiar EDA software (VHDL ), and can use EDA software to design an integrated el

4、ectronic technical issues, and lay the foundation for future research designed to make practical engineering problems.</p><p>　　Keywords: EDA; VHDL; experimental design</p><p><b>　　目 錄<

5、;/b></p><p><b>　　摘 要I</b></p><p>　　AbstractII</p><p><b>　　第1章 緒論1</b></p><p>　　1.1 概述1</p><p>　　1.2 課題設計主要內容1</p

6、><p>　　第2章 開發(fā)工具簡介2</p><p>　　2.1 EDA、VHDL簡介2</p><p>　　2.2 方案論證3</p><p>　　2.2.1 乒乓游戲機的功能3</p><p>　　2.2.2 乒乓游戲機設計思路3</p><p>　　2.3 乒

7、乓球各模塊的設計4</p><p>　　2.3.1 控制模塊的設計4</p><p>　　2.3.2 送數據模塊的設計8</p><p>　　2.3.3 產生數碼管片選信號模塊的設計9</p><p>　　2.3.4 7段譯碼器模塊的設計10</p><p>　　第3章 設計結果與分析12<

8、/p><p>　　3.1 系統(tǒng)的波形仿真12</p><p>　　3.2 乒乓游戲機頂層電路圖13</p><p><b>　　結論15</b></p><p><b>　　參考文獻16</b></p><p><b>　　第1章 緒論</b

9、></p><p><b>　　1.1 概述</b></p><p>　　20世紀末，電子技術獲得了飛速的發(fā)展，在其推動下，現代電子產品幾乎滲透了社會的各個領域，有力地推動了社會生產力的發(fā)展和社會信息化程度的提高，同時也使現代電子產品性能進一步提高，產品更新換代的節(jié)奏也越來越快。而休閑時間越來越少的人們越來越沒太多的時間出去搞戶外活動，于是眾多電子游戲相應

10、而出，成為大家的娛樂節(jié)目。因此設計了這個兩人的乒乓球游戲。而電子信息類產品的開發(fā)明顯地出現了兩個特點：一是開發(fā)產品的復雜程度加深；二是開發(fā)產品的上市時限緊迫。而伴隨著如上兩個特點的產生，相應的出現了設計上的兩個問題。其一，在電子系統(tǒng)日趨數字化、復雜化和大規(guī)模集成化的今天，電子廠商們越加迫切地追求電子產品的高功能、優(yōu)品質、低成本、微功耗和微小封裝尺寸，從而使得電子設計日趨復雜。那么如何去完成這些高復雜度的電子設計呢?其二，電子產品設計周期

11、短和上市快是電子廠商們堅持不懈的追求，那么面對日趨復雜的設計，又如何能夠縮短開發(fā)時間呢？解決以上兩個問題的唯一途徑是電子設計自動化（EDA）,即用計算機幫助設計人員完成繁瑣的設計工作。</p><p>　　1.2 課題設計主要內容</p><p>　　兩人乒乓球游戲機是用8個發(fā)光二級管代表乒乓球臺，中間兩個發(fā)光二極管兼做乒乓球網，用點亮的發(fā)光二極管按一定方向移動來表示球的運動。在游戲

12、機的兩側各設置發(fā)球和擊球開關，甲乙雙方按乒乓球比賽規(guī)則來操作開關。當甲方按動發(fā)球開關時，靠近甲方的第一個發(fā)光二極管亮，然后發(fā)光二極管由甲方向乙方依次點亮，代表乒乓球的移動。當球過網后按照設計者規(guī)定的球位乙方就可以擊球。若乙方提前擊球或者未擊到球，則甲方得分。然后重新發(fā)球進行比賽，知道一方記分達到11分為止，記分清零，重新開始新一局比賽。</p><p>　　第2章 開發(fā)工具簡介</p><p

13、>　　2.1 EDA、VHDL簡介</p><p>　　EDA是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智能化技術的最新成果而開發(fā)出的電子CAD通用軟件包，它根據硬件描述語言HDL完成的設計文件，自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局布線及仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。目前EDA主要輔助進行三個方面的設計工作：IC設計、電子電路設計和PCB設

14、計。沒有EDA技術的支持，想要完成超大規(guī)模集成電路的設計制造是不可想象的；反過來，生產制造技術的不斷進步又必將對EDA技術提出新的要求。 </p><p>　　VHDL語言是一種用于電路設計的高級語言。它在80年代的后期出現。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設計語言 。但是，由于它在一定程度上滿足了當時的設計需求，于是他在1987年成為A I/IEEE的標準（

15、IEEE STD 1076-1987）。1993年更進一步修訂，變得更加完備，成為A I/IEEE的A I/IEEE STD 1076-1993標準。目前，大多數的CAD廠商出品的EDA軟件都兼容了這種標準。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。此后VHDL在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬

16、件描述語言。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內容，公布了新版本的VHDL，即IEEE標準的1076-1993版本（簡稱93版）?，F在，VHDL和Verilog作為IEEE的工業(yè)標準硬件描述語言，又得到眾多EDA公司的支持，在電子工程領域，已成為事實</p><p>　　VHDL的程序結構特點是將一項工程設計，用VHDL和原理圖輸入進行CPLD/FPGA設計的

17、粗略比較：在設計中，如果采用原理圖輸入的設計方式是比較直觀的。你要設計的是什么，你就直接從庫中調出來用就行了。這樣比較符合人們的習慣。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統(tǒng)設計的基本點。應用VHDL進行工程設計的優(yōu)點是多方面的。</p><p>　?。?）與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，從而

18、決定了他成為系統(tǒng)設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。</p><p>　?。?）VHDL豐富的仿真語句和庫函數，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。</p><p>　　（3）VHDL語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能

19、。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現。</p><p>　?。?）對于用VHDL完成的一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設計轉變成門級網表。</p><p>　?。?）VHDL對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管理最終設計實現的目標器件是什么，而進行獨立的設計。</p

20、><p>　　2.2 方案論證</p><p>　　2.2.1 乒乓游戲機的功能</p><p>　　兩人乒乓游戲機能夠模擬乒乓球比賽的基本過程和規(guī)則，并能自動裁判和記分。乒乓游戲機是用8個發(fā)光二極管代表乒乓球臺，中間兩個發(fā)光二極管兼做乒乓球網，用點亮的發(fā)光二極管按一定的方向移動來表示球的運動。在游戲機的兩側各設置兩個開關，一個是發(fā)球開關（S1a，S1b），另一

21、個是擊球開關（S2a，S2b）。甲乙兩人按乒乓球比賽的規(guī)則來操作開關。</p><p>　　當甲方按動發(fā)球開關S1a時，靠近甲方的第一盞燈亮，然后二極管由甲向乙依次點亮，代表乒乓球在移動。當球過網后，按設計者規(guī)定的球位乙方就可以擊球。若乙方提前擊球或者沒有擊著球，則判乙方失分，甲方記分牌自動加分。然后重新發(fā)球，比賽繼續(xù)進行。比賽一直進行到一方記分到11分，該局結束，記分牌清零，可以開始新的一局比賽。</p&

22、gt;<p><b>　　具體功能如下：</b></p><p>　　(1)使用乒乓游戲機的甲乙雙方各在不同的位置發(fā)球或擊球。</p><p>　　(2)乒乓球的位置和移動方向由燈亮及依次點燃的方向決定，球移動的速度為0.1~0.5s移動一位。游戲者根據球的位置發(fā)出相應的動作，提前擊球或者出界均判失分。</p><p>　　(3)

23、比賽用11分為一局來進行，甲乙雙方都應設置各自的記分牌，任何一方先記滿11分，該方就算勝了此局。記分牌清零后，又可開始新的一局比賽。</p><p>　　2.2.2 乒乓游戲機設計思路</p><p>　　根據乒乓游戲機功能要求，可以分成四個模塊來實現，其中corna模塊為整個程序的核心，它實現了整個系統(tǒng)的全部邏輯功能;模塊CH41A在數碼的片選信號時，送出相應的數據；模塊sel產生數碼

24、管的片選信號；模塊disp是7段譯碼器。</p><p>　　2.3 乒乓球各模塊的設計</p><p>　　2.3.1 控制模塊的設計 </p><p>　　模塊CORNA 分兩個進程，第一個進程實現邏輯功能，第二個進程將整數的記分轉換為十進制數，便于譯碼顯示。AF，AJ，BF，BJ分別為a方發(fā)球鍵和接球鍵，b方發(fā)球鍵和接球鍵，shift表示球所在的位置。

25、模塊如圖2-1所示，其vhdl程序描述如下：</p><p>　　圖2-1 模塊CORNA1</p><p><b>　　源程序如下： </b></p><p>　　Library ieee;</p><p>　　Use ieee.std_logic_1164.all;</p><p>　　Use

26、 ieee.std_logic_unsigned.all;</p><p>　　Entity cornal isPort(clr,af,aj,bf,bj,clk:in std_logic;</p><p>　　Shift:out std_logic_vector(7 downto 0);</p><p>　　Ah,al,bh,bl:out std_logic_vec

27、tor(3 downto 0); Awin,bwin:out std_logic);</p><p>　　End cornal;</p><p>　　Architecture bahave of cornal is</p><p>　　Signal amark,bmark:integer;</p><p><b>　　Begin&l

28、t;/b></p><p>　　Process(clr,clk)</p><p>　　Variable a,b:std_logic;</p><p>　　Variable she:std_logic_vector(7 downto 0); </p><p><b>　　Begin</b></p>&l

29、t;p>　　If clr='0' then</p><p><b>　　a:='0';</b></p><p><b>　　b:='0';</b></p><p>　　she:="00000000"</p><p><b

30、>　　amark<=0;</b></p><p><b>　　bmark<=0;</b></p><p>　　elsif clk'event and clk='1' then</p><p>　　if a='0' and b='0' and af='0

31、' then --a方發(fā)球</p><p><b>　　a:='1';</b></p><p>　　she;="10000000";</p><p>　　elsif a='0' and b='0' then bf='0' then --b方發(fā)球 <

32、/p><p><b>　　b:='1';</b></p><p>　　she:="00000001";</p><p>　　elsif a='1' and b='0' then --a方發(fā)球后 </p><p>　　if she>8 then</

33、p><p>　　if bj='0' then --b方過網擊球 amark<=amark+1; --a方加一分 </p><p><b>　　a:='0';</b></p><p><b>　　b:='0';</b></p><p>　　she:=&

34、quot;00000000";</p><p><b>　　else</b></p><p>　　she:='0'&she(7 downto 1); --b方沒有擊球 </p><p><b>　　end if;</b></p><p>　　elsif she=0

35、then --球從b方出界 </p><p>　　amark<=amark+1; --a方加一分</p><p><b>　　a:='0';</b></p><p><b>　　b:='0';</b></p><p><b>　　else</b&

36、gt;</p><p>　　if bj='0' then --b方正常擊球</p><p><b>　　a:='0';</b></p><p><b>　　b:='1';</b></p><p>　　elseshe:='0'&s

37、he(7 downto 1); --b方沒有擊球 </p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　elsif a='0' and b='1'then --b方發(fā)球 </p><p>　　if

38、 she<16 and she/=0 then</p><p>　　if aj='0' then</p><p>　　bmark<=bmark+1;</p><p><b>　　a:='0';</b></p><p><b>　　b:='0';<

39、/b></p><p>　　she:="00000000";</p><p><b>　　else</b></p><p>　　she:=she(6 downto 0)&'0';</p><p><b>　　end if;</b></p>

40、<p>　　elsif she=0 then</p><p>　　bmark<=bmark+1;</p><p><b>　　a:='0';</b></p><p><b>　　b:='0';</b></p><p><b>　　else

41、</b></p><p>　　if aj='0'then</p><p><b>　　a:='1';</b></p><p><b>　　b:='0';</b></p><p><b>　　else</b></p

42、><p>　　she:=she(6 downto 0)&'0';</p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p&g

43、t;<b>　　end if;</b></p><p>　　shift<=she;</p><p>　　end process;</p><p>　　process(clk,clr,amark,bmark)</p><p>　　variable aha,ala,bha,bla:std_logic_vector(3

44、downto 0); variable tmp1,tmp2:integer;</p><p>　　variable t1,t2:std_logic;</p><p><b>　　begin</b></p><p>　　if clr='0'then --清零</p><p>　　aha:="000

45、0";</p><p>　　ala:="0000";</p><p>　　bha:="0000";</p><p>　　bla:="0000";</p><p><b>　　tmp1:=0;</b></p><p><b&

46、gt;　　tmp2:=0;</b></p><p><b>　　t1:='0';</b></p><p><b>　　t2:='0';</b></p><p>　　elsif clk'event and clk='1' thenif aha="0

47、001" and ala="0001" then --a方得分達到11分，則保持 </p><p>　　aha:="0001";</p><p>　　ala:="0001";</p><p><b>　　t1:='1';</b></p><

48、p>　　elsif bha="0001"and bla="0001" then --b方得分達到11分，則保持 </p><p>　　bha:="0001";</p><p>　　bla:="0001";</p><p><b>　　t2:='1';<

49、;/b></p><p>　　Elsif amark>tmp1 then</p><p>　　If ala="1001" then</p><p>　　ala:="0000";</p><p>　　aha:=aha+1;</p><p>　　tmp1:=t

50、mp1+1;</p><p><b>　　else</b></p><p>　　ala:=ala+1;</p><p>　　tmp1:=tmp1+1;</p><p><b>　　end if;</b></p><p>　　elsif bmark>tmp2 then&l

51、t;/p><p>　　If bla="1001" then</p><p>　　bla:="0000";</p><p>　　bha:=bha+1;</p><p>　　mp2:=tmp2+1;</p><p><b>　　else</b></p>

52、<p>　　bla:=bla+1;</p><p>　　tmp2:=tmp2+1;</p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　　end if;</b></p>&

53、lt;p><b>　　al<=ala;</b></p><p><b>　　bl<=bla;</b></p><p><b>　　ah<=aha;</b></p><p><b>　　bh<=bha;</b></p><p>

54、<b>　　awin<=t1;</b></p><p><b>　　bwin<=t2;</b></p><p>　　end process;</p><p>　　end behave;</p><p>　　2.3.2 送數據模塊的設計</p><p>　　送數據

55、模塊CH41A的模塊圖如圖2-2所示，vhdl程序描述如下:</p><p>　　圖2-2 模塊CH41A</p><p><b>　　源程序如下： </b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><

56、p>　　ENTITY CH41A IS </p><p>　　PORT(sel:IN STD_LOGIC_VECTOR(2 DOWNTO 0);</p><p>　　D0,d1,d2,d3:IN STD_LOGIC_VECTOR(3 DOWNTO 0);</p><p>　　Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));&

57、lt;/p><p>　　END CH41A;</p><p>　　ARCHITECTURE behave OF CH41A IS </p><p>　　BEGIN </p><p>　　PROCESS(sel)</p><p><b>　　BEGIN</b><

58、;/p><p>　　CASE sel IS </p><p>　　WHEN”100”=>q<=d0;</p><p>　　WHEN”101”=>q<=d1;</p><p>　　WHEN”000”=>q<=d2;</p><p>　　WHEN others=>q<

59、;=d3;</p><p><b>　　END CASE;</b></p><p>　　END PROCESS;</p><p>　　END behav;</p><p>　　2.3.3 產生數碼管片選信號模塊的設計</p><p>　　產生數碼管片選信號模塊sel的模塊圖如圖2-3所示，vhd

60、l程序描述如下:</p><p>　　圖2-3 數碼管片選信號模塊sel</p><p>　　源程序如下： </p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.S TD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_

61、UNSIGNED.ALL;</p><p>　　ENTITY sel IS</p><p>　　PORT(clk:IN STD_LOGIC;</p><p>　　sell:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));</p><p><b>　　END sel;</b></p>&l

62、t;p>　　ARCHITECTURE behav OF sel IS </p><p><b>　　BEGIN </b></p><p>　　PROCESS(clk)</p><p>　　VARIABLE tmp:STD_LOGIC_VECTOR(2 DOWNTO 0);</p><p&g

63、t;<b>　　BEGIN </b></p><p>　　IF clk’event and clk=’1’ THEN</p><p>　　IF tmp=”000” THEN</p><p>　　tmp:=”001”;</p><p>　　ELSIF tmp=”001” THEN</p><p>　

64、　tmp:=”100”;</p><p>　　ELSIF tmp=”100” THEN</p><p>　　tmp:=”101”;</p><p>　　ELSIF tmp=”101” THEN</p><p>　　tmp:=”000”;</p><p><b>　　END IF;</b></

65、p><p><b>　　END IF;</b></p><p>　　sell<=tmp;</p><p>　　END PROCESS;</p><p>　　END behav;</p><p>　　2.3.4 7段譯碼器模塊的設計</p><p>　　7段譯碼器模塊di

66、sp的模塊圖如圖2-4所示，vhdl的程序描述如下：</p><p>　　圖2-4 7段譯碼器模塊disp</p><p>　　源程序如下： </p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.S TD_LOGIC_1164.ALL;</p><p>　　ENTI

67、TY disp IS </p><p>　　PORT(d:IN STD_LOGIC_VECTOR(3 DOWNTO 0);</p><p>　　Q:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));</p><p><b>　　END disp;</b></p><p>　　ARCHITECTURE b

68、ehav OF disp IS</p><p><b>　　BEGIN</b></p><p>　　PROCESS(d)</p><p><b>　　BEGIN </b></p><p>　　CASE d IS </p><p>　　WHEN”0000”=>q<=

69、”0111111”;</p><p>　　WHEN”0001”=>q<=”0000110”;</p><p>　　WHEN”0010”=>q<=”1011011”;</p><p>　　WHEN”0011”=>q<=”1001111”;</p><p>　　WHEN”0100”=>q<=”110

70、0110”;</p><p>　　WHEN”0101”=>q<=”1101101”;</p><p>　　WHEN”0110”=>q<=”1111101”;</p><p>　　WHEN”0111”=>q<=”0100111”;</p><p>　　WHEN”1000”=>q<=”1111111

71、”;</p><p>　　WHEN others=>q<=”1101111”;</p><p><b>　　END CASE;</b></p><p>　　END PROCESS;</p><p>　　END behav;</p><p>　　第3章 設計結果與分析</p>

72、;<p>　　3.1 系統(tǒng)的波形仿真</p><p>　　圖3-1所示為A方發(fā)球，在恰當的時候B方接到球，當球回到A方時，A方又接到球，但B方再也沒有接到球的仿真波形。</p><p>　　圖3-1 乒乓球仿真波形一</p><p>　　圖3-2所示為A方兩次發(fā)球，B方沒有接到球，A方得到2分的仿真波形圖</p><p>

73、　　圖3-2 乒乓球仿真波形二</p><p>　　圖3-3所示為A方發(fā)球，B方提前擊球的情況，此時，A方得一分。圖中還顯示了A方發(fā)球，B方在規(guī)定的時刻沒有接到球的情況，此時，A方又得一分。</p><p>　　圖3-3 乒乓球仿真波形三</p><p>　　圖3-4所示為A方得分增加到11分的情況，此時awin輸出高電平，輸出分數保持不變。當清零信號按下時，得分清

74、為零，awin輸出恢復低電平，又可以開始新的一局比賽。</p><p>　　圖3-4 乒乓球仿真波形四</p><p>　　3.2 乒乓游戲機頂層電路圖</p><p>　　乒乓游戲機電路圖如圖3-5所示。</p><p>　　圖3-4 乒乓游戲機電路圖</p><p><b>　　結論</b&g

75、t;</p><p>　　通過本課程的學習，能夠掌握EDA的基礎知識，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當每一個子模塊編寫調試成功時，心里特別的開心。但是在編寫頂層文件的程序時，遇到了不少問題，特別是各元件之間的連接，以及信號的定義，總是有錯誤，在細心的檢查下，終于找出了錯誤和警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。在波形仿真時，也能仿真正確了。 </p&g

76、t;<p>　　課程設計是培養(yǎng)學生綜合運用所學知識，發(fā)現、提出、分析和解決實際問題，鍛煉實踐能力的重要環(huán)節(jié)，是對學生實際工作能力的具體訓練和考察過程軟件應用十分廣泛，因此學會應用此仿真軟件是十分必要的。</p><p>　　回顧起此次電路的課程設計，從選題到定稿，從理論到實踐，可以學到很多很多的的東西，同時不僅可以鞏固了以前所學過的知識，而且學到了很多在書本上所沒有學到過的知識。通過這次課程設計懂得

77、了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固，通過這次課程設計之后，一定把以前所學過的知識重新溫故。有時間多看看各方面書籍，拓寬知識面，不斷充實自我。</p><p>　　不管怎么說這次的課程設計

78、總算是順利的完成了，了解了軟件的用途。不過最后還得經過老師的審查，在老師的指導下彌補自己的不足，這樣，這次的課程設計才會畫上一個完美的句點。</p><p><b>　　參考文獻</b></p><p>　　[1] 朱正偉.EDA技術及應用[M].清華大學出版社,2008.8 :30-36.</p><p>　　[2] 王松武.常用電路模塊分析

79、與設計指導[M]. 清華大學出版社,2007.11 :39-54.</p><p>　　[3] 廖裕評.CPLD數字電路設計——使用MAX+plusⅡ入門篇[M].清華大學出版社，2007</p><p>　　[4] 何希才.鄒炳強. 通用電子電路應用400例[J]. 電子工業(yè)出版社,2006.1 :3-11.</p><p>　　[5] 劉南平.數字電子電路——圖

80、解電子電路基礎系列[J].科學出版社:2009.8 :5-20.</p><p>　　[6] 張亦華.數字邏輯設計實驗技術與EDA工具[M].北京郵電大學出版社,2003</p><p>　　[7] 譚會生.EDA技術及應用[M].西安電子科技大學出版社,2008</p><p>　　[8] 門宏.怎樣看電子電路圖[J].科學社會報,2001.8 :11-22<