華誠薄膜電路設計準則

1、華誠薄膜電路設計準則華誠薄膜電路設計準則1.0目的目的1.1本文件定義了薄膜電路的設計準則并適用于華誠制造的所有薄膜電路。1.2本文件有三部分：1.基本設計原則。2.光刻板的設計要求。3.電阻設計原則。2.0基本設計原則基本設計原則2.1基板材料、厚度、表面光潔度必須確定。2.2基板表面金屬必須定義，包括基板兩面的金屬類型、厚度和公差。我們通?；逭鍭u的厚度為3.4~4.0m(135~160microinches)；我們通?；灞趁?/p>

2、Au的厚度為1m(40microinches)。2.3我們的標準工藝要求電路外形必需為正方形或長方形。2.4所有電路的特征形狀需由直線、圓弧、或它們的組合構成；不規(guī)則曲線不允許。2.5刻蝕法：最小導線的線寬為10m(約0.0004“)，此適用于Au的厚度≤4m(約160microinches)。電鍍法：最小導線的線寬為20m(約0.0004“)，此適用于Au的厚度≤4m(約160microinches).2.6刻蝕法：導線的間隙最小為2

3、0m(約0.0008“)此適用于Au的厚度≤4m(約160microinches)15m(約0.0006”)的間隙也可達到。電鍍法：導線的間隙最小可做到10m(約0.0004“)，此適用于Au的厚度≤4m(約160microinches)。2.7關鍵部位尺寸公差為2.5m(0.0001“)此適用于Au的厚度≤4m(約160microinches)；非關鍵部位尺寸公差為7.6m(0.0003“)。2.8Au的厚度標準公差為20％。2.9電

4、阻的長度、寬度最小值為50.8m(0.002“)。2.10TaN電阻有穩(wěn)定的薄膜電阻值為50ohmssquare如果需要其它阻值可定制。電阻的標準公差為10％。2.11含有薄膜電阻的電路必需設計一個獨立的50ohms測試電阻，這對于無測試電阻的電路設計是尤為重要。2.12導線和電阻距電路邊沿最小距離為50m(約0.002“)。（見圖1）電阻距電路邊沿最小距離為50μm(0.002“)導線距電路邊沿最小距離為50μm(0.002“)識別標

5、示圖12.13所有電路在導線層應有識別標示。（見圖1）2.14切割標記位于導線層，推薦標記尺寸為0.1mmx0.5mm(0.004”x0.02”)十字架（見圖2）所示。2.15一個位于電阻層的0.1mmx0.1mm(0.004”x0.004”)方塊將用來層對層的對準和校準，如圖2所示。板金厚度，電阻長度必須在光刻板做2.5m(0.0001“)的調整，并較電阻的實際設計長度短《比如：基板金的厚度4m(160microinches)，則需做

6、電阻長度有10m(0.0004“)的縮短調整》。電阻寬于導線50~127μm每1μm基板金厚電阻長度縮短2.5μm電阻光刻板電阻區(qū)被視為實體區(qū)成品電路電阻光刻板與導線區(qū)重疊最少50μm凹形縮進最小25μm(每邊)導線光刻板電阻區(qū)被視為是空白區(qū)凹形電阻工藝過程電阻光刻板成品電路平齊形電阻工藝過程圖3圖43.5電路排布圖3.5.1光刻板的排列布置依據電路的尺寸和定制數量，排列布置確定基片尺寸、利用率及最后電路的造價。如果用戶自己排列布置光刻

7、板，請聯(lián)系我們以確定最佳方式。標準的排列尺寸是2.0″2.0″(50.8mm50.8mm)2.25″2.25″(57.2mm57.2mm)和3.0″3.0″(76.2mm76.2mm)。3.5.2排列布置的邊界與基片的邊沿尺寸通常為1.27mm(0.050“)。3.5.3標準的切割槽（切割槽寬度）尺寸為180m(0.007“)。其它尺寸請聯(lián)系我們。3.5.4排列布置的步距等于切割槽寬度加上電路尺寸，切割標記需要位于十字交匯中心（見2.1