【待完善】專業(yè)英語1

1、課文翻譯：第六課Digitalelectronicsisalogicalscience.數字電子技術是一門邏輯科學，一般來說，邏輯學是按一般原則進行推理的科學。數字邏輯學是用數字推理的科學。幾乎所有的數字邏輯功能都可以用一種特殊的稱為門的電路來實現。如果邏輯運算太復雜，無法用一個門來實現，也可以通過幾個門的組合來實現這個邏輯運算。這些擴展邏輯電路被稱為組合邏輯電路。NumberSystemsThenumbersystemwithwhic

2、hwearemostfamiliaristhebase10decimalsystem.數字系統我們最常用的數字系統是以10為基即十進制系統。但近年來科技的發(fā)展需要產生其他的數字系統，如電子計算機需要開發(fā)可以適應電子處理的數字系統。它們是二進制（基為2）、八進制（基為8）和十六進制（基為16）。二進制系統是計算機的基本語言。八進制和十六進制系統通常在計算機通信和計算機儲存信息時用。計算機只能處理二進制系統或其他系統如八進制和十六進制中的二

3、進制編碼，所以十進制系統必須先轉換成這些數字系統才能由計算機處理。當計算機對所給的信息處理完畢后，輸出的信息是以非十進制的形式打印或顯示出來。所以這些輸出信息必須再轉換成為十進制系統。LogicalOperationWeconcernedwithdigitalsystemvariablesthatononlybinaryvariables.邏輯運算現討論僅取兩值的數字系統變量（二進制變量）。我們確定將這些值用“0”或“1”表示。然后用布

4、爾代數的一套特殊規(guī)律總結能合并數字變量的各種方法。OperationGateGivetwoinputvariablesABoutputY與運算與“與”門給出兩個輸入變量A和B，一個輸出變量Y，表示式為Y=A與B（1）其意思是：如果A=1與B=1同時成立，則Y=1，否則Y=0。完成與運算的電路稱為與門，有兩個輸入端的與門邏輯符號如圖所示。與運算可以簡記為圓點，所以（1）式可以寫成Y=AB（2）數字運算一個很好的特點是能把一組完整的填入變量

5、值寫下來。圖示表示出了一個這樣的真值表。此表列出相對于（2）式輸入變量A和B的各種組合及其相應的輸出變量Y。從真值表可以看出，從代數意義上看，與運算是乘法的一種形式，其處理規(guī)則是：00=0，01=10=0，11=1。OperationGateGivetwoinputvariablesABanoutputvariablesY.或運算與“或”門給出兩個輸入變量A和B，和一個輸出變量Y，表達式為Y=A或B（3）意思是如果A=1或B=1，如果A

6、=1和B=1，則都有C=1。把“或”簡記為符號“”，其在代數表達式中永不能省略，因此（3）式可以寫成代數式Y=AB（4）出狀態(tài)，且Q端的輸出總是與在時鐘下降沿時D的輸入狀態(tài)一致，這一點是與RS和JK觸發(fā)器不同的。RegistersAregisterisagroupofflipflopwitheachflipflopcapableofstingonebitofinfmation.寄存器一個寄存器是一組觸發(fā)器，每個觸發(fā)器能儲存一個二進制位的

7、信息。一個N位的寄存器有N個觸發(fā)器，能儲存N位二進制的信息。除了觸發(fā)器，一個寄存器可能還有一些組合門電路來完成數據處理任務。如圖7.4所示是一個用4個D觸發(fā)器構成的最簡單的寄存器。(Thecommonclockinputtriggersallflipflopontherisingedgeofeachpulse....)所有觸發(fā)器在同一時鐘輸入脈沖的上升邊緣觸發(fā)，這時在4個輸入端的二進制數據信息被傳送到4位寄存器中?？梢栽谌魏螘r候讀取4個

8、輸出端，獲得儲存在寄存器中的二進制的信息。Thetransferofnewinfmationintoaregisterisreferredtoasloadingtheregister.把新的信息傳送到寄存器中被稱為寫入寄存器。如果寄存器的所有位是用同一個時鐘脈沖控制同時寫入的，稱為并行輸入。在圖7.4寄存器中，在C端加一個時鐘控制信號將使4個輸入（I0~I3）并行寫入。在并行設置中，如果要保持寄存器中的內容不變的話必須禁止時鐘控制端輸入

9、。CountersTherearetwomaintypesofcounters:ripplesynchronous.計數器計數器主要有兩種：同步和異步。Aripplecountercontainsachainofflipflopwiththeoutputofeachonefeedingtheinputofthenext.一個異步計數器中包含了若干個觸發(fā)器，每個觸發(fā)器的輸出端與下一個輸入端相連接。每當輸入信號從高電平到低電平（下降沿）時觸

10、發(fā)器的輸出狀態(tài)發(fā)生變化。這種簡單的接法工作起來很有效，但由于時鐘“異步”通過各個觸發(fā)器，觸發(fā)器的輸出稍有延遲。圖7.5顯示如何連接異步計數器，每個計數器的最高位輸出QD接到下一個計數器的時間輸入端（CLK）。Asynchronouscounterhasmecomplexinternalstructuretoensurethatallitsoutputschangepreciselytogetheroneachclockpulse一個同步

11、的計數器內部電路結構比較復雜，以保證所有的計數器輸出都在每一個時鐘脈沖輸入時同時改變，同步的計數器可以避免異步計數器中可能出現的誤計數。圖7.6所示為同步計數器，所有的時鐘輸入端（CLK）是連接在一起的，進位輸出信號CO接在下一個計數器的進位輸入信號CI上，第一個計數器的CI應接高電平（無進位信號）。第八課集成電路During1950stheheartoftheelectroniccircuitwasvacuumtube.20世紀50年