面向網(wǎng)絡化FPGA的輔助調(diào)測試技術研究與實現(xiàn).pdf

1、NFV、SDN等新興技術的出現(xiàn)對于網(wǎng)絡系統(tǒng)的性能和靈活性要求越來越高。網(wǎng)絡化FPGA通過將FPGA直接部署于網(wǎng)絡中，可以充分利用FPGA可重構與易開發(fā)的特性，有效滿足網(wǎng)絡系統(tǒng)構建的性能要求與靈活性需求。然而，網(wǎng)絡化FPGA在真實網(wǎng)絡環(huán)境下的部署與實現(xiàn)仍存在諸多挑戰(zhàn)。其中，輔助網(wǎng)絡化FPGA調(diào)測試技術的缺乏是亟需解決的重要問題之一。針對上述問題，本文提出了一種面向網(wǎng)絡化FPGA的輔助調(diào)測試技術ADT（Assistant Debugging

2、 and Testing Technology for Networked FPGA），主要工作與創(chuàng)新點包括：
　?。?）設計了一種面向網(wǎng)絡化FPGA的輔助調(diào)測試系統(tǒng)（ADT系統(tǒng)）。在深入分析網(wǎng)絡化FPGA調(diào)測試需求的基礎上，提出了ADT系統(tǒng)的設計思想和系統(tǒng)框架，并著重對面向網(wǎng)絡化 FPGA的處理信號監(jiān)測和邏輯狀態(tài)監(jiān)測的關鍵技術進行了分析。
　?。?）提出了基于軟件定義的信號監(jiān)測機制SiMM（Monitoring Mecha

3、nism on Signal），支持由軟件靈活定義監(jiān)測的信號集合。SiMM利用基于滿溢存儲方法的存儲控制操作，有效降低了存儲FPGA內(nèi)部信號的空間需求；并利用基于Crossbar的通道適配技術提供靈活的軟件定義信號監(jiān)測方式，有效降低了信號監(jiān)測信息傳遞的網(wǎng)絡帶寬需求。
　?。?）提出了基于狀態(tài)機的邏輯狀態(tài)監(jiān)測機制FiMM（Monitoring Mechanism on Finite-state），為網(wǎng)絡化FPGA調(diào)測試提供邏輯層次的

4、監(jiān)測視圖。FiMM通過定義一段式狀態(tài)機的描述規(guī)范，實現(xiàn)對網(wǎng)絡化 FPGA內(nèi)部邏輯處理過程的編碼抽象；并提出基于TLV的壓縮方法，實現(xiàn)對狀態(tài)監(jiān)測報文的壓縮，有效減少了狀態(tài)監(jiān)測信息的網(wǎng)絡傳輸帶寬需求。
　　（4）基于NetMagic08網(wǎng)絡實驗平臺進行了 ADT硬件系統(tǒng)原型的實現(xiàn)驗證。實驗結果表明，ADT系統(tǒng)硬件部分設計可行，且具有較低的FPGA內(nèi)部資源占用率和良好的監(jiān)測性能。
　　綜上所述，面向網(wǎng)絡化FPGA的輔助調(diào)測試技術提