已閱讀1頁，還剩77頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、信號源是各種測試和科學實驗中必不可少的電子設備，函數(shù)信號發(fā)生器作為現(xiàn)代測試領域中的重要儀器之一，廣泛地應用于通信、測控、導航、雷達等領域。直接數(shù)字頻率合成(Direct Digital Frequency Synthesis，簡稱DDS)技術(shù)是二十世紀七十年代初提出的一種全數(shù)字的頻率合成技術(shù)，基于DDS技術(shù)的函數(shù)信號發(fā)生器以其輸出頻率穩(wěn)定度高、范圍寬、相位連續(xù)、分辨率高等優(yōu)點成為了函數(shù)信號發(fā)生器的重要發(fā)展方向。
本文從工程
2、應用的角度出發(fā)，通過分析和研究當前國內(nèi)外函數(shù)信號發(fā)生器的現(xiàn)狀和發(fā)展趨勢，提出了一種基于ARM(Advanced RISC Machines)嵌入式系統(tǒng)和DDS技術(shù)相結(jié)合的新型函數(shù)信號發(fā)生器系統(tǒng)的設計方案，并針對該方案進行了具體的硬件電路設計、人機操作界面設計和ARM控制系統(tǒng)的軟件設計。DDS作為整個系統(tǒng)的核心設計原理，它的實現(xiàn)依賴于高速、高性能的數(shù)字器件。本文選用基于S3C2410微處理器的ARM嵌入式系統(tǒng)并借助其既有的Linux操作系
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于ARM的函數(shù)信號發(fā)生器的設計.pdf
- 函數(shù)信號發(fā)生器課程設計--基于labview的函數(shù)信號發(fā)生器的設計
- 基于dds的函數(shù)信號發(fā)生器設計
- 基于FPGA的函數(shù)信號發(fā)生器設計.pdf
- 信號發(fā)生器課程設計報告--函數(shù)信號發(fā)生器的設計
- 信號發(fā)生器課程設計----函數(shù)信號發(fā)生器
- 信號發(fā)生器課程設計---函數(shù)發(fā)生器的設計
- 基于multisim的函數(shù)信號發(fā)生器仿真設計
- 基于fpga的函數(shù)信號發(fā)生器
- 簡易函數(shù)信號發(fā)生器的設計.
- 基于dds函數(shù)信號發(fā)生器
- 基于fpga的函數(shù)信號發(fā)生器設計與實現(xiàn)
- 基于SOPC的DDS函數(shù)信號發(fā)生器的設計.pdf
- 基于FPGA函數(shù)信號發(fā)生器的設計與實現(xiàn).pdf
- 基于FPGA的函數(shù)信號發(fā)生器.docx
- 函數(shù)信號發(fā)生器的設計【開題報告】
- 課程設計--函數(shù)信號發(fā)生器的設計
- 基于vhdl的函數(shù)信號發(fā)生器的設計畢業(yè)設計
- 函數(shù)信號發(fā)生器論文
- 基于arm的模擬信號發(fā)生器【畢業(yè)設計】
評論
0/150
提交評論