基于de2與niosii的音頻錄放系統(tǒng)的設(shè)計論文_第1頁
已閱讀1頁,還剩22頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、 1 / 23基于 基于 DE2 DE2 與 Nios Nios II II 的音頻錄放系統(tǒng)的設(shè)計 的音頻錄放系統(tǒng)的設(shè)計-系統(tǒng)篇 系統(tǒng)篇Summary:作為2008年的電子技術(shù)課程設(shè)計的課題,我們選擇了“語音錄放系統(tǒng)” ,使用Altera 的 DE2開發(fā)板來構(gòu)建一個基于 NIOS II 的嵌入式系統(tǒng),實現(xiàn)錄音以與放音的功能。主要目的是熟悉 SOPC 的基本概念,使用 Q

2、urtus II 進行硬件編程,Nios IDE 進行軟件編程。現(xiàn)在就我們在具體實踐中得到的一些經(jīng)驗做一些總結(jié)。目錄 目錄目錄.. 寫在前面的話.. 初識 DE2開發(fā)板.. DE2的資源.. DE2的使用.. 關(guān)于 DE2資料光盤的使用.. 程序下載方法.. 關(guān)于管腳分配.. 認(rèn)識 Nios II 系統(tǒng).. Avalon 總線.. 利用 SPOC Builder 創(chuàng)建 Nios II 系統(tǒng).. SPOC Builder 生成的文件..

3、 基于 Nios 系統(tǒng)的頂層結(jié)構(gòu)圖.. 為 Avalon 總線創(chuàng)建自定義組件.. 用 Nios IDE 和 C 語言編寫程序.. 技術(shù)總結(jié).. ——DE2 Board 與 NIOS II 系統(tǒng)篇寫在前面的話 寫在前面的話經(jīng)過一周的艱苦奮戰(zhàn),我們的語音錄放系統(tǒng)終于擺脫了只用 FPGA 實現(xiàn)的困境,終于上了核!真正的構(gòu)建了一個基于 NiosII 的嵌入式軟硬件開發(fā)環(huán)境。最開始的時候,通過對例程里面的 i2sound 和 WM8731芯片資料

4、的學(xué)習(xí),我們完成了“語音錄放系統(tǒng) V1.0” ,主要容是通過 I2C 電路將 WM8731配置到特定的模式,然后按照一定的時須將 WM8731的 ADC 輸出信號存儲起來,必要的時候再從存儲器中讀取數(shù)字信號到 WM8731的 DAC 輸出,這樣就完成了錄音放音的基本功能。但是諾大一個 CycloneII 2C35加上 DE2配置的超豪華外設(shè),僅僅用來做這個事情顯然有點大材小用,而且不便于擴展功能,這就引出了本文要說的容。初識 初識 DE

5、2 DE2開發(fā)板 開發(fā)板DE2 DE2的資源 的資源3 / 23DE2_System:\Datasheet DE2板子上的各個模塊的詳細的官方 Datasheet,來自各個芯片廠商。\DE2_demonstrations 豐富的例程,里面很多適用的例子,比如 SD_Music_Player.等\DE2_lab_exercises DE2提供的試驗容,里面有很詳細的操作步驟截圖。\DE2_sc

6、hematics DE2板子資料,包括布線,電路板的資料\DE2_tutorials 例如詳細的講解 SOPC Builder 的使用。\DE2_user_manual 用戶使用指南與手冊.綜合的說明。\Altera_Debug_Client DE2的調(diào)試工具,可以直接下載 Nios 處理器的匯編代碼,C 語言代碼等。\DE2_control_panel DE2控制面板,直接操作 D

7、E2板子上的各個模塊的工作狀態(tài)。程序下載方法 程序下載方法第一種成為 RUN 模式,需要將板上 RUN/PROG 開關(guān)(LCD 旁)撥到 RUN,是用USB-Blaster 直接將 sof 文件燒到 Cyclone FPGA 芯片,這樣掉電之后就沒有了,重啟后需要再次燒寫。第二種模式為 AS 模式,將 RUN/PROG 開關(guān)撥到 PROG 模式,然后在 Qutuars 下載模式設(shè)置為 AS 模式,選擇 pof 文件下載,這樣直接下載到

8、EPCS16 Configure 芯片中,每次復(fù)位,會根據(jù) EPCS16里面的容重新燒寫 Cyclone II 芯片。關(guān)于管腳分配 關(guān)于管腳分配當(dāng)我們創(chuàng)建一個 FPGA 用戶系統(tǒng)的時候,到最后要做的工作就是下載,在下載之前必須根據(jù)芯片的型號分配管腳,這樣才能將程序中特定功能的管腳與實際中的 FPGA 片外硬件電路一一對應(yīng)。通常的管腳分配使用的是拖拽法,然而在一個龐大的系統(tǒng)中,這樣是非常的不現(xiàn)實,可以使用 CSV 文件分配法,方法是在 Q

9、urtus II 的 Assignment 菜單下面的 Import Assignment 項中,定位到要分配的管腳文件即可(對于做 Nios 核必的通用管腳分配,可以參照 de2_system\DE2_lab_exercises\DE2_pin_assignments.csv 文件) ,這里有個前提,就是你的頂層文件管腳命名必須與 CSV 文件中管腳一致。所以頂層文件如果用Verilog 來寫的話那將更加的方便,當(dāng)然這是對于對于做

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論